This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC7728:不#39;t 获得输出电压

Guru**** 2693225 points

Other Parts Discussed in Thread: DAC7728

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/777715/dac7728-don-t-get-an-output-voltage

器件型号:DAC7728

Hallo、

我需要有关 DAC7728的一些帮助。

我需要在隔离环境中(通过光耦合器)模拟不同的电压电平。 电源也是无电势的。 我尝试按照以下步骤对 DAC 进行编程:

- R/W、CS、CLR、LDAC 和 RST 为高电平
-首先我设置地址位(A0至 A4)
-然后我设置数据值(D0至 D11)
-然后我将 CS 和 R/W 设置为低电平
--此时,我希望输出电压为 Vout0,但输出电压保持低电平

我还尝试在上电时将 LDAC 设置为低电平、但它不起作用。

随附的 pdf 中包含了原理图。 所有数据端口都具有与 D0相同的设置、为了获得更好的概述、它只被添加到原理图中一次(地址引脚也是如此)。

我使用逻辑分析仪检查了时序行为、这对我来说是可以的。

是否有一个基本示例可用于正确设置 DAC7728? 或者、我能否获得所附电路原理图的提示、其中存在什么错误/缺失?

提前感谢您。

Mario

e2e.ti.com/.../DAC_5F00_circuit.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、

    您能否共享 SPI 总线上的实际事务的捕捉?

    我要指向图3、其中说明了写入序列所需的时序。 首先需要设置地址引脚、然后设置 R/W 引脚(写入时为低电平)、最后设置数据引脚。 最后一步是使用 T1指定的所需最小低脉冲宽度切换 CS 引脚。

    有关 LDAC 的详细信息取决于您是希望以同步更新模式还是异步更新模式运行。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    我更改了编程设置、以便在数据引脚设置之前将 R/W 引脚设置为低电平、最后将 CS 设置为低电平。 我尝试过它、但它不会改变输出端的任何东西、它仍然是0V。 我附上逻辑分析仪的时序图。

    端口0是 R/W
    端口1为 CS
    端口2 - 6为 A0 - A4
    端口7 - 15是数据 (D0 - D8)

    顺祝商祺

    Mario

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Mario、

    遗憾的是、图像链接似乎已损坏。 您可以再发送一次吗? 我还不清楚 CS 是被切换还是被拉至低电平、但我还不清楚该图像。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Kevin:

    我可以在星期一再次发送图像。 今天、我在家办公、因此无法访问存储的图像。
    CS 变为低电平、大约100ms 后、它再次作为第一个电平变为高电平。

    顺祝商祺
    Mario
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、

    好的。

    我将在星期一等待图像。 我认为这将是推进这一议题的最佳资源。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    这是逻辑分析仪输出。 我希望这次它能起作用:)

    此致

    Mario

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、

    谢谢。 这次成功发布了图像。

    在此事务期间、LDAC 是否连接低电平?

    鉴于逻辑分析仪的分辨率、在本次捕获中难以判断的一个因素是是否满足 T3 (CS 上升沿到 R/W 上升沿)。 它们看起来同时从逻辑分析仪上升。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    我对程序进行了一些更改、使 T3可见得更好。 LDAC 始终连接低电平。 引脚配置与上述相同。

    此致

    Mario

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、

    谢谢。 考虑到时间刻度总体相当宽松、序列在较高层面看起来是正确的、现在从这个角度来看、我们似乎很好。

    我在前面提到过的主题中已经尝试过同步和异步模式更新 DAC 的两种情况(LDAC 始终切换为低电平)。 您是否尝试切换 LDAC? 我要探讨的问题是、LDAC 在上电时是否正确设置了 LDAC 状态、而同步模式与异步模式是根据 LDAC 在上电时的状态设置的。

    我要尝试的另一件事是执行读取序列、以便进一步验证数字计时。 一项测试是简单地读取加电时包含非零值的增益寄存器。 第二、我建议在其中一个写入后对数据寄存器执行读回测试、以验证是否锁存了正确的数据。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、

    您对此有任何更新吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Kevin:

    很抱歉耽误你的回答。 我目前还有其他一些任务要做、无法继续处理 DAC 问题。

    根据电流原理图、LDAC 引脚始终连接低电平。 我尝试切换它、但这是所有其他输入的旧时序。 我将尝试将其更改为使用所有其他输入的电流时序再次切换。
    读取序列的执行并不是那么简单。 由于我必须通过光耦合器以完全隔离的方式操作 DAC、因此我无法将光耦合器的输出设置为高阻抗、因此光耦合器的输出为高电平或低电平、因此难以读取数据引脚。 如有必要、我可以将整个原理图更改为一个版本、在该版本中、我可以从光耦合器断开数据输入、然后尝试读回数据值、但这需要一些时间。

    此致
    Mario
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mario、

    我建议在任何"彻底"原理图/PCB 更改之前尝试使用切换 LDAC 进行第一次测试、因为此时我们对实际问题的存在实际上并不完全确认或信任。

    当您返回 DAC 问题时、请告知我们。 为了保持我们的论坛干净、细心、我要将此主题标记为已关闭、但如果您在主题被锁定之前返回到 DAC 测试、您可以重新打开该主题。 如果需要2周以上的时间、您可以"提出相关问题"、这将使我自己或我的团队重新讨论此主题、为您提供支持。