[参考译文] AFE5809：LVDS 位时钟、帧时钟和放大器是否需要交流耦合；ADC 的数据线路(AFE5809)

您好、Lakshmanan、

对于 AFE5809器件的 LVDS 输出电路、
请查看数据表图81。 LVDS 输出等效电路(第47页)。
其 LVDS 数据直接发送到 FPGA (例如)的直流输出。
但是、也请看第17页：LVDS 输出规格：
输出差分电压= 400mV
输出失调电压(共模电压)= 1100mV。
这些条件需要满足(例如)您的 FPGA 器件。

SDOUT 输出引脚遵循数据表
1) 1)从第10页、"引脚功能"表显示了设计人员可以使用1.8V 逻辑。
2) 2)如果需要更改级别、请参阅第49页、
8.5.1.2 ADC/VCA 串行寄存器读出说明描述：
可使用电平转换器 SN74AUP1T04
将1.8V 逻辑转换为2.5V/3.3V 逻辑(如果需要)。

谢谢！

此致、
陈