This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/766899/dac38j84-dac38j84-lane-monitor
戴尔
DAC38J84正在测试我们的电路板。
在下图中、以链路配置错误作为信息监控通道。
发生错误时、我是否需要重置 DAC 并再次下载配置？
更好的方法是什么？
当链路断开时、如何自动获取链路？
表31中的寄存器地址和描述每个寄存器的表中的地址与 CONFIG95不同。 请检查。
谢谢你。
您好、Henry、
有关 DAC38J84的一些基本培训、请参见随附的。 在您最近前往达拉斯期间、我们还提供详细的 JESD204B 培训、包括警报处理。 您也可以重新查看这些幻灯片、以获得其他培训。 它们将应用于 DAC38J84。
对于从 DAC38j84传输到 FPGA 的 SYNC 信号、有两种机制。 一个是错误报告(持续约2帧)、另一个是同步请求(长度为5帧+ 9个八位位组)。
错误报告只是简单地(由用户设置)报告不会干扰链路的非关键错误、但 DAC 仍应告知 FPGA 之前发生了一些问题。
同步请求主要是为了表示链路已丢失、FPGA 应重新发送 K28.5握手字符以重新建立链路。
通常、JESD204B 闭环会尽力通过握手同步信号和 k28.5字符的传输自行恢复链路。 在 PLL 失锁或 SERDES PLL 失锁等关键总体错误中、用户需要外部干预。
要禁用链路配置的错误报告、只需将 ERROR_ENA_LINK0位5设置为零即可确保链路配置(即 ILAS 序列检查)不会提示触发2帧的同步脉冲。
e2e.ti.com/.../1830.DAC3xJ8x-JESD204B-Sync-Request-and-Error-Report.pptx
