[参考译文] AFE5808A：AFE5808A 帧时钟问题

您好、Henry、

你过得怎么样？
感谢您使用 AFE5808A 器件。
我将很快研究您的问题、
并将在2-3天内返回给您。

谢谢、此致、
陈

您好、Henry、

你过得怎么样？
感谢您向我们展示两张图片。
第一个问题是：图片上显示的蓝色信号代表什么？
第二个问题是：此蓝色信号是否会使输出信号无法正常工作？
(例如：如果测试图形设置为777、但输出信号不是777)
第三个问题是：此蓝色信号(显示在图片上、其中两个信号不相同)是否也会受到其他测试图案的影响？
(例如斜坡波形)？

再次感谢您为我们拍摄的精彩照片。


此致、
陈

你(们)好

我们的问题是为什么帧 CLK 值会根据 GUI 中的测试模式值发生变化。
这是正常的吗？

帧 CLK (40MHz)输入到 FPGA、测试引脚输出用于验证。

我正在配置具有40MHz 时钟同步的逻辑、当输入频率发生变化时会发生逻辑错误。

谢谢你。

您好、Henry、

感谢您提供有关 AFE5808A 的更多详细说明。
我们尝试使用 AFE5808A EVM 和 TSW1400EVM 数据采集板执行与您提到的相同的测试。
我们以40MHz CLK 运行、并将自定义图形设置为0x777 (获取输出数据：代码1911)
和自定义图形为0xFFF (获取输出数据：代码4095)。
因此、两个图形输出信号看起来都很好。
这两个帧时钟信号看起来相似、不同之处在于顶部时钟与其他地方耦合的高频尖峰相耦合。
这可能会导致捕获的信号产生误差。
因此、我们需要执行更多测量并检查是否可以看到样本帧 CLK。
我们将很快通知您。

谢谢、此致、
陈

你(们)好

帧 CLK 是否根据自定义图形值(0x777、0xFFF)变化？

谢谢你

您好、Henry、

我们进行了测试(一个使用自定义模式0x777、另一个使用客户模式0xFFF)

但两个帧时钟信号(40MHz)看起来相似、没有太大差异。

1) 1)自定义模式0x777

2) 2)自定义模式0xFFF

谢谢！

此致、

陈