[参考译文] ADC12DJ3200：ADC 和 Kintex Ultrascale FPGA 之间具有较长延迟

admin

Other Parts Discussed in Thread: ADC12DJ3200, LMK04828, ADC12DL3200

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/777345/adc12dj3200-long-latency-between-adc-and-kintex-ultrascale-fpga

器件型号：ADC12DJ3200
主题中讨论的其他器件： LMK04828、 ADC12DL3200

大家好、我的系统有问题。我将 ADC12DJ3200连接到 Kintex Ultrascale FPGA、我在链接中看到大约610ns 的延迟(在 slap159.pdf 中执行测试后、幻灯片44)...

我按如下方式配置了系统：

JMODE = 1 (单通道模式)

f_clk ADC = 1760MHz

f SYS_REF = 3.52Gbps/10/32/10 = 1.375MHz

此外、我按照 PG066文档第64页中的说明调整 RX 侧(FPGA)的弹性缓冲器、以实现最小延迟、并在 LMK04828寄存器中进行调整、以修改时钟之间的延迟、而不会成功地将延迟降低到640ns 以下...

有人可以帮助我解决这个问题吗？这是我可以从此配置中获得的最小延迟吗？？？

提前感谢

耶稣

6 年多前

0 admin 6 年多前

TI__Guru**** 2582405 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，耶稣
我正在检查预期的延迟。
今天稍后我将提供更多信息。
此致、
Jim B

0 admin 6 年多前

TI__Guru**** 2582405 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好
我找到了一些有关从 ADC 到 FPGA 的延迟信息、这些信息表明将采样数据传输到 FPGA 结构的总延迟应约为150-260ns。这适用于类似器件、但适用于 JMODE0中具有1.5GHz 时钟的该器件。它看起来比预期的要大。 ADC 延迟基本上是固定的。我建议您与 Xilinx 联系、看看他们是否可以提供任何解决方案。
如果您需要甚至低于150ns 的延迟、那么具有并行 LVDS 数据接口的器件(如 ADC12DL3200)将是更好的选择。
此致、
Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12DJ3200：ADC 和 Kintex Ultrascale FPGA 之间具有较长延迟