请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1282 您好、TI 专家
在基于 ads1282的定制板上、SYNC 信号似乎无法以极低的可能性(大约1%)运行？ 这意味着、在这种情况下、ddrdyn 不会出现在数据表(62.98046875/Fdata + 468/fCLK)中描述的延迟上、它在同步事件后显示的采样间隔少于一个。
同步信号大约为1s 低电平、然后拉高
2、复位信号始终处于逻辑电平1
断电信号始终处于逻辑电平1
可能是什么问题、或者我不了解什么？
此致
杨
