[参考译文] DAC38RF80EVM：系统时钟配置

Jim、

所连接的是上述 FPGA 的 FMC 连接器的引脚排列。  

D4/D5上似乎有一些差分时钟引脚、这些引脚是指 FPGA 板上连接到可编程用户时钟的 MGTREFCLK0P/N。 随附是有关该时钟的一些文档。  

那么、您是否认为可以通过 FMC 连接器读取 DAC 提供的时钟、并使用它来运行可编程用户时钟、从而通过 FPGA 进行读取？

此外、如何判断 诸如您提到的特定引脚是否可用于 Sync 和 SysRef 信号？ 至少从 FPGA 的角度来看、它们看起来像是通用的 p/n 信号对。 那么、只要这些信号也与 DAC 的配置相匹配、就可以将它们配置为像 SysRef 和 Sync 信号一样工作吗？

关于 DAC 的时钟、我遵循 EVM 用户指南中提到的这种方法：

也就是说、对上述规定的电路板进行了修改、以适应 LMX 时钟的差分时钟信号。 我们似乎还需要在 J4上以1/4系统频率从外部向 LMK 时钟调节器提供时钟信号。 由于该输入不是差分输入、因此我们必须将该信号从差分转换为单端信号。 这都是正确的吗？

谢谢、

进行了比较

Jared、

我忘记了 LMX 板出现的低功耗问题。 如果您可以放大该信号、则可以采用我建议的原始方法。 如果不是、您将需要用户指南中提到的第二个时钟源。 您提到的转换信号的内容是正确的。 如何提供第二个时钟？

根据我记得的、在与 Xilinx 通信时、MGTREFCLK 仅使用来自 FMC 引脚 D4/D5的单个输入时钟分支到四通道器件。 这就是可编程时钟应该使用 D4/D5输入执行的操作。  这应该适合您。 然后、固件通常将 SYNC 和 SYSREF 的功能分配给 VITA FMC 规格指定使用的引脚、后者与 DAC 使用的引脚相同。

此致、

Jim   

Jim、

我真的没有考虑过的一点是时钟信号功率。 我希望使用 LMX 可以生成的两个时钟输出来运行馈入 DAC 的整个系统时钟、然后将另一个时钟设置为该频率的1/4并将其通过管道传递到 LMK。 这是可能的、还是您认为针对两个信号产生的功率将不足以满足 DAC 的需求？

好的、我将尝试验证您在电路板上的一些 Xilinx 文档中对 MGTREFCLK 以及 SYNC 和 SYSREF 信号所说的内容、并进行一个屏幕截图。

感谢 Jim、

进行了比较

Jared、

我认为、如果您可以将第二个差分输出时钟转换为单端、以便连接到 DAC EVM 上的 J4、这将起作用。

此致、

Jim

Jim、

为了澄清、如附件所示、LMK 时钟调节器的两个时钟输入背后的原因是什么？ 由于 DAC 输入时钟在被发送到 LMK 之前被分频为其工作频率的四分之一、是否仍然需要在 J4上存在一个信号、这是因为它也是原始采样频率的四分之一？ 如果是、原因是什么？

谢谢、

进行了比较

Jared、

您的上图不正确。 来自 J4的/4时钟和时钟都连接到相同的 LMK 输入引脚。 这为客户提供了更多时钟选项。

此致、

Jim