[参考译文] ADS1298R：DRDY 信号停止生成

您好、Ninad、

欢迎来到我们的 e2e 论坛！ 如 ADS1298的原始博文所述、您是否正在读取 DRDY 脉冲之间的数据、以确保 SCLK 足够快、能够检索所有转换结果？ 开始读取转换结果后、DRDY 输出将随着第一个 SCLK 变为高电平。 一旦下一个转换样本集或准备好被检索、它应该返回低电平。 您能否提供寄存器详细信息并发布示波器或逻辑分析仪屏幕截图来显示您的通信序列、或许还能提供显示 ADS1298连接的原理图？

e2e.ti.com/.../ADS1298_2D00_breakout.schHere我已附上电路板的原理图文件。

我已经确保 SCLK 足够快、不会使 DRDY 时序混乱、DRDY 为500SPS、SCLK 足够快、能够轻松地从 ADS 读取27字节数据。

寄存器初始化：

ADS_WREG (ADS1298_CONFIG1_REG、0x06)；//数据速率= FMOD/1024、低功耗模式
ADS_WREG (ADS1298_CONFIG2_REG、0x10)；//测试信号在内部生成 ADS_WREG
(ADS1298_CONFIG3_REG、0xD4)；//PD_CONF_RELD_REVREF_RELD_OFF、ADS12LD_RELD_RELD_RELD_REVREF_OFF；ADS12REF_RELD_RELD_RELD_RELD_RELD_RELD_OFF 被连接到外部设置
为0、ADS12LD_RELD_RELD_RELD_RELD_RELD_RELD_RELD_RELD_OFF；ADS12REF_REWRELD_RELD_RELD_RELD_RELD_RELD_REWRELD_RELD_REW
//增益= 8、正常电极输入
ADS_WREG (ADS1298_CH2SET_REG、0x50)；
ADS_WREG (ADS1298_CH3SET_REG、0x50)；
ADS_WREG (ADS1298_CH4SET_REG、 0x50)；
ADS_WREG (ADS1298_CH5SET_REG、0x55)；//增益= 8、测试信号
ADS_WREG (ADS1298_CH6SET_REG、 0x55)；
ADS_WREG (ADS1298_CH7SET_REG、0x65)；//增益= 12、测试信号
ADS_WREG (ADS1298_CH8SET_REG、 0x65)；
ADS_WREG (ADS1298_RLDSENSP_REG、0x00)；
ADS_WREG (ADS1298_RLDSENSN_REG、0x00)；
ADS_WREG (ADS1298_LOFFSENSP_REG、0x00)；
ADS_WREG (ADS1298_LOFFSENSN_REG、0x00)；
ADS_WREG (ADS1298_LOFFFLIP_REG、 0x00)；
ADS_WREG (ADS1298_GPIO_REG、0x00)；// GPIO 输出
ADS_WREG (ADS1298_PACE_REG、0x00)；
ADS_WREG (ADS1298_RESP_REG、0XF0)；//呼吸相位= 90、使用用户生成的信号进行内部呼吸
ADS_WREG (ADS1298_CONFIG4_REG、0x00)；//64kHz 调制时钟
ADS_WREG (ADS1298_WCT1_REG、0x00)；
ADS1298_WREG (ADS1298_WCT2)；ADS1298_WREG、0x00

很抱歉、我没有波形的任何图像！

我认为可能需要关注的另一个细节是-当我初始化 ADS 时、VCAP1电容器充电至大约1.019V、无论我在代码中设置了多长时间的延迟。 仅当 I 开始读取且 DRDY 暂停时、VCAP1电压才会超过1.1V (正如我在数据表中观察到的那样)。 这是问题吗？

e2e.ti.com/.../ADS1298_5F00_STM32.pdf

抱歉、原理图。 我已上传原理图 pdf 文件！

我的问题的更多发展是、当我更改某些电容器(在数据表中规定)时、DRDY 引脚确实会切换、数据确实会出现。 但问题仍然间歇性地存在。

因此、我猜这是连接电容器和电阻器的问题。 您能否指出、是否有一些必须严格遵守规定值的上限(或 RES)？

回答您的问题时、VCAP1引脚上的电压达到大约1.161V

如果 pdf 文件仍然无法打开、请通知我、我将附上原理图 again.e2e.ti.com/.../7142.ADS1298_2D00_breakout.sch

哦、是的、在我的案例中、这两个链接似乎不是问题！
MCU 端在发送信号和处理数据方面似乎可以。