• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 152 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1278：以较低的采样率运行？

admin
Guru**** 2394305 points
Other Parts Discussed in Thread: ADS1278

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/771151/ads1278-operating-with-slower-sample-rate

器件型号：ADS1278

我们有一个应用、计划使用 ADS1278同时对8个通道进行采样、但只需以200Hz 的频率对所有通道进行采样。 我们计划使用规格为52k SPS 的高分辨率模式。 能否以低得多的速度运行以仅以200SPS 的速率运行？ 要实现这一目标、需要采用什么器件配置？

感谢你的帮助。

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好邓肯、

    您可以在低至100kHz 的频率下运行主时钟(Fclk)、所有产生的数据速率都将相应地扩展。

    对于高分辨率模式、数据速率 Fdata 等于 Fclk/512。 对于200sps 的输出数据速率，可以设置 Fclk=512*200=102.4kHz。

    特定引脚配置：
    引脚10、CLKDIV 高电平(IOVDD)
    引脚33、MODE1低电平(DGND)
    引脚34、MODE0高电平(IOVDD)
    引脚27、CLK (以 IOVDD 电平为基准的102.4kHz)

    另请注意、SCLK (用于 SPI)不能超过主时钟速率(SCLK<=102.4kHz)。

    此致、
    Keith N.
    精密 ADC 应用