This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我通过 SPI 从 Cortex-M4处理器连接到 ADS1278 EVM。 我使用 MMB0为 ADS1278EVM 提供电源、CLK 和基准电压。 在为 MMB0 EVM 加电之前、我想确认这种方法。
突出显示的文本是一个问题、或者我正在寻求同意。 两者都位于表的最右列或以“•”表示的文本中
ADS1278EVM 已从 ADS1278EVM-PDK 物理移除
下面是我在上面所描述的内容。 下面是连接的详细信息。
S1. |
全部打开(上) |
为所有8个 ADC 通道供电 |
|
S2 |
(SPI、TDM、动态) F0、F1、F2全部“关闭” (模式[10]) M0“OFF”M1“ON” CLKDIV [0]“关闭” |
模式、格式和 CLKDIV 线路 |
|
S3 |
INT (右) |
使用板载振荡器为 ADS1278EVM 计时 |
缓冲器件 |
S6 |
串行接口格式 |
FS -帧同步格式。 [1-2]、[4-5]、[7-8]、[10-11] SPI - SPI 兼容模式。 [2-3]、[5-6]、[8-9]、[11-12] |
我跳转到了 SPI 兼容模式、 |
JP1 |
短整型 |
FSX 连接到 SYNC/DRDY |
我短路了吗? |
JP2 |
打开 |
FSR 未连接至 SYNC/DRDY |
我打开了它吗? UG 状态只能选择一个 |
关键独立连接:
功能 |
EVM 接头/引脚 |
MMB0 接头/引脚 |
Cortex-M4 接头/引脚 |
引脚名称 |
说明 |
|
|
SCLK |
J4.3 |
|
SPI2_SCK |
CLKX |
SCLK |
接口 |
DIN |
J4.11 |
|
SPI2_MOSI |
DX |
数据输入 |
|
DOUT |
J4.13 |
|
SPI2_MISO |
博士 |
数据输出 |
|
DRDY (SPI) |
J4.15 |
|
PORTF [10] |
内部 |
DRDY/FSYNC |
|
1.8V |
J5.7 |
J5.7 |
|
+1.8VD |
数字电源 |
电源 |
3.3V |
J5.9 |
J5.9 |
|
+3.3VD |
数字电源 |
|
5.0V |
J5.3 |
J5.3 |
|
+5VA |
模拟电源 |
模拟输入 |
通道1-4 |
J3.1-8. |
|
|
|
模拟输入 |
|
通道5-8 |
J1.3-10. |
|
|
|
模拟输入(ADS1178和 仅限 ADS1278) |
接地 |
||||||
|
DGND |
J5.5 |
J5.5 |
|
DGND |
数字地 |
接地 |
AGND |
J5.6 |
J5.6 |
|
AGND |
模拟接地输入 |
|
DGND |
J4.4. |
|
TP2 GND |
|
这是将 Cortex-M4 TP2 GND 连接到的正确板/引脚吗? |
基准电压 |
||||||
基准电压 |
REFN |
J3.18. |
J7.18 |
|
|
模拟输入 |
基准电压 |
REFP |
J3-20. |
J7.20 |
|
|
模拟输入 |
模拟输入
ADS1278EVM 的模拟输入连接到 J1和 J3。 将根据传感器数据表将四个器件连接到通道 J3 1-4。 S4、S5、S7和 S8默认为非缓冲信号。
基准电压
开关 S3从缓冲 REF5025中选择基准电压、并连接到基准引脚:
J3.18 = REFN 和 J3.20 = REFP -由 MMB0主板供电
模式[1:0] |
模式选择 |
CLKDIV |
最大 fCLK |
闪存模块 |
最大模块 |
OSR |
fCLK/Fdata |
最大 Fdata |
10. |
低功耗 |
0 |
13.5MHz |
fCLK/1. |
13.5MHz |
64 |
256 |
52.734kSPS |
这是否起作用?
安全吗?
我没有想到什么?
谢谢、
William
您好、William、
我将在明天的工作结束前为您提供一份审核。 其他客户已成功地将 EVM 与自己的 MCU 配合使用以进行代码开发、因此这绝对是可行的。
此致、
Keith Nicholas
精密 ADC 应用
听起来不错、Keith 很好。 我正在完成其他函数、以便为软件做好准备... 但期待您的响应。
William
您好、William、
S1、全部打开(向上)、 为所有8个 ADC 通道供电
是的、此设置应该起作用。 唯一的问题是电源连接错误(您的文档是正确的)。 仔细检查 ADS1278EVM 板和 MMB0板之间的 AVDD、DVDD、IOVDD、AGND 和 DGND 引脚是否正确连接。 如果其他任何内容连接错误或缺失、则不应导致电路板损坏、只需进行一些额外的调试。
此致、
Keith
Keith、
这是很好的信息! 这种确认和建议非常有用。
下面的评论 是我需要看到的。 我将在确认您的建议后立即应用电源。
"是的、此设置应该起作用。 唯一的问题是电源连接错误(您的文档是正确的)。 仔细检查 ADS1278EVM 板和 MMB0板之间的 AVDD、DVDD、IOVDD、AGND 和 DGND 引脚是否正确连接。 如果其他任何内容连接错误或缺失、则不应导致电路板损坏、只需进行一些额外的调试"
我还有几 个后续问题:
"是、格式(S2.1、S2.2和 S2.3全部关闭)、模式-低功耗(S2.6打开、S2.5关闭)、CLKDIV -/256 (S2.4关闭)"
"S3、右侧、选择内部电压基准、而不是本地27MHz 振荡器"
我的格式为(S2.4、S2.5、S2.6) M1是 S2.1、M0是 S2.2、这些设置是... 除了 CLKDIV 之外、我倾向于按照您的建议进行设置、下面会显示、如果我想使用27MHz、我必须将 CLKDIV 设置为1……
那么、现在我不确定我是否已经选择了27MHz 振荡器... 默认情况下是这样、还是需要进行其他设置(请参阅下面的:如果选择了板载27MHz 振荡器)以确保使用板载27MHz 振荡器为 ADS1278EVM 计时?
SBAU197AUG; 第5.3节时钟源
"ADS1278时钟可以来自以下几个源之一:板载27MHz 晶体振荡器、TOUT 引脚(J4.17)上的处理器提供的时钟、或连接在 J4.17 (TOUT)和 J4.18 (DGND)之间的外部时钟源。 如果选择了板载27MHz 振荡器(如何选择它?)、则器件可以在高速模式、高分辨率模式、低功耗模式或低速模式下运行、CLKDIV 设置为1。 如果在低功耗和低速 模式下必须在 CLKDIV 设置为0的情况下探索器 件的性能、则必须使用 TOUT 连接或将外部时钟源连接到 J4.17来为电路板提供外部时钟。 如果必须研究板载振荡器提供的27MHz 以外的频率、同样的条件也是如此。"
因此、我只需要确保 选择了板载27MHz 振荡器、并根据上面粗体的语句、如果必须在低功耗和低速 模式中将 CLKDIV 设置为0的情况下探索器件的性能、则必须向电路板提供外部时钟、 我需要将 CLKDIV 设置为1而不是0、我将其设置为0。。。
您好、William、
是的、由于您使用的是27MHz 振荡器、CLKDIV 实际上应该被设定为1 (S2.4打开)。 我在查看您的问题时忽略了这一点。
如果使用电路板上的默认跳线设置而未插入 MMB0电路板、27MHz 振荡器将默认为启用、并为 ADS1278提供所需的时钟。
如果要使用 CLKDIV 0模式、则需要提供13.5MHz 或更低的外部时钟源。 但是、如果使用 CLKDIV 1和27MHz 或 CLKDIV 0和13.5MHz、这不会影响 ADC 的性能;两者的运行方式非常相似。
此致、
Keith
再次感谢 Keith! 主席先生,我会告诉你这是怎么发生的!
嗯、我将 EVM 加电到了 μ… 我没有闻到烟味或看到烟味
我学到的内容:
您可以:“对于 DOUT 引脚,建议连接到 J2.1。 在 MMB0中使用帧同步时,U10/U12会延迟数据以满足时序要求”
我在 SBAU197A UG 中错过了这一点。 它就在我眼前告诉我!!! 谢谢!!!
第5章 ADS1278EVM 硬件详细信息
5.5.3数据输出信号
5.5.3.1数字接口 J4上的 DOUT
在 TDM 模式下、可在转换器的 DOUT1引脚上观察来自全部八个通道的数据。 ADS1x7xEVM-PDK 使用 DOUT1信号读回并显示所有通道。 数字接口接头 J4上的数字数据输出引脚通过 D 触发器连接到 DOUT1信号。 Dflip-flop 提供半周期延迟、以便正确对齐数据以达到器件的更高速度。 否则、在帧同步模式下、来自 MSB 的传播延迟可能会导致数据字中缺少 MSB
5.5.3.2 DOUTx 接头、J2
所有数据输出信号(DOUT1至 DOUT8)均可在 J2上进行监控。 表9说明了 J2的引脚排列。
表9. J2、DOUTx 接头
数据输出 |
引脚编号 |
数据输出线 |
|
DOUT1 |
1 (1) |
2. |
DOUT2 |
DOUT3 |
3. |
4. |
DOUT4 |
DOUT5 |
5. |
6. |
DOUT6 |
DOUT7 |
7. |
8. |
DOUT8 |
修辞问题:SBAU197A UG 第3节快速参考表3。 关键连接;在功能接口中;它状态为“DOUT J4.13”
由于上表的注释指出:
“表3提供了作为独立运行 EVM 所需连接的快速摘要”
您:“是,格式(S2.1、S2.2和 S2.3全部关闭),模式-低功耗(S2.6打开,S2.5关闭),CLKDIV -/256 (S2.4关闭)”
ME:“除 CLKDIV 外,我倾向于按上述建议进行设置,如果我想使用27MHz,我必须将 CLKDIV 设置为1...”
是的、我在后面申请专利... 听你的声音!!! 我返回 UG、原理图支持您的设置。 谢谢!!!
Format0引脚32 GPIO2 S2.1
格式1引脚31 GPIO3 S2.2
格式2引脚30 GPI04 S2.3
MODE0 引脚34 GPIO0 S2.5
MODE1 引脚33 GPIO1 S2.6
CLKDIV 引脚10 CLKDIV S2.4
ADS1278EVM 上的丝印让我很失望。 我有格式(S2.4、S2.5、S2.6)模式(S2.1、S2.2) CLKDIV (S2.3)。 我的差。 应该看一下原理图!!! 请务必查看硬件工程师如何分配器件的引脚!
立即了解接口、数据采集和软件功能...
谢谢、
William
尊敬的 William:
祝你好运。
关于文档、我们正在更新 EVM、包括硬件、软件和文档。 我没有时间安排这种情况的发生、但希望最终完成后、许多文档问题将得到解决。
周末愉快!
此致、
Keith