大家好、
我的客户提供了一些有关 SPI 设置的问题。
- 对 SPI 编程后、每个 SPI 设置如下
是这样吗?- 复位:高电平
- SEN:高
- SCLK:低电平
- SDATA:低电平
- 有 高性能模式1和高性能模式2。
如果 FC=40MHz、Sampling=200MSPS、应如何为这些寄存器设置它们?
我期待收到您的回复。
此致、
Shota Mago
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的客户提供了一些有关 SPI 设置的问题。
我期待收到您的回复。
此致、
Shota Mago
肖塔、
如果客户在串行模式下使用 SPI、则必须保持复位低电平。 不过、上电后、必须将该输入从低电平脉冲到高电平、或通过向 地址0x00的位1写入"1"来执行软件复位。
SEN 应保持高电平以防止任何意外写入。 SCLK 和 SDATA 可以处于任一级别。
通过向 地址0x03的位0和位1写入"11"来让它们选择高性能模式1。
由于 FC < 230MHz、请让它们通过向地址0x4A 的位0写入"0"来禁用高性能模式2。
此致、
Jim
肖塔、
高性能 MODE1通过使输入时钟缓冲器更强(通过将其电流增加~3至5mA)来改善 ADC 的孔径抖动。
对输入频率的影响:因此、您会看到它主要对高输入信号频率的影响、在高输入信号频率下、抖动噪声决定了 ADC 的整体 SNR。
例如、如果 以 250MSPS 采样、在-230MHz 频率下、-1dBFS 时的 SNR 可能会提高1到1.5dB。
对采样频率的影响:如果时钟信号在不同采样频率下的上升和下降时间相同、则该模式的影响不应取决于时钟采样率。 不过 , 我们已经看到,特别是在正弦波时钟的情况下,对于较低的采样率,时钟信号的上升/下降时间会降低,进而降低 ADC 时钟缓冲器的孔径抖动。 由于这个模式使得输入时钟缓冲器更强、在较低的采样率下、它的影响更加明显。
总之、该模式对于高 IF /低 采样时钟 组合最为有用、其主要影响是 SNR、也可以略微改善 HD2 (1dB 或2)。
此致、
Jim