This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5851:多个 ADC 上的同步采样

Guru**** 1144750 points
Other Parts Discussed in Thread: AFE5851, CDCLVD1216, AFE5832LP, AFE5816
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/824463/afe5851-synchronized-sampling-over-multiple-adcs

器件型号:AFE5851
主题中讨论的其他器件: CDCLVD1216AFE5832LPAFE5816

您好!  

我们有一个包含多个 AFE5851器件的设计。 它们接收相同的20MHz 采样时钟、并在10MHz 帧时钟上生成它们。  

但是、我们观察到帧时钟不是同相的。 请参阅下图(忽略标签)、其中显示了4个不同 AFE5851的帧时钟。

由于我认为帧时钟与实际采样时刻密切相关、因此上述两个 ADC 在50ns 后采样、而另外两个 ADC 采样。  

是否有任何方法可以将它们相互同步? 我尝试使用中央控制的 PDN 信号来实现这一点、但这并不成功。 最大的  

问题是、加电后、不同的 AD 转换器与之前的转换器是同步的、这在这些器件之间增加了随机50ns 的变化。  

感谢你的帮助。  

此致、  

Peter

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    进入四个 AFE 的采样时钟之间似乎存在一些相位差、这反过来又导致帧时钟不同步。

    探测 AFE 输入端相对于帧时钟的时钟引脚、以确定输入时钟和帧时钟之间的传播延迟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、  

    我不认为采样时钟之间的相位差是根本原因。 它们都由 CDCLVD1216生成、并且它们的布线长度是匹配的。

    作为参考、我已经测量了两个与它们对应的采样时钟的电流限制(通道1和通道2是帧时钟、而通道3和通道4分别是它们的采样时钟)。

    如您所见、尽管采样时钟处于同相状态、但它们的帧时钟却不是同相的。 我想这取决于它们何时真正唤醒以及它们的 PLL 实际锁定在哪个上升沿。 我们有一个中央控制的 PDN 信号、但我测量过 ADC 上非常不同的唤醒时间。

    我还找到了一个讨论这一点的主题:

    https://e2e.ti.com/support/data-converters/f/73/t/369089?tisearch=e2e-sitesearch&keymatch=afe5851

    我不确定这是否是 TI 最近研发的产品。

    Peter

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、  

    您有时间对此进行研究吗?

    谢谢你。  

    此致、  

    Peter

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    您能不能尝试在满足时序要求的 SYNC 引脚上应用脉冲信号 w.r.t ADC 时钟?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、  

    它是否在数据表中的某处指定、最小脉冲是多少以及应同步哪个时钟? 我找不到此信息。

    谢谢你。  

    此致、  

    Peter

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、  

    我对 SYNC 引脚进行了几次测试、似乎无法解决同步问题。 请参见下面的。

    其中通道1是同步的、通道2是 AD_CLK、而通道3和4是两个不同的 AD 转换器的帧时钟。 这两张图片已被捕捉  

    电源循环。  

    此致、  

    Peter

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    我正在与设计人员核实这方面的信息、并将在明天或下周初为您发布。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    我与设计团队进行了核对。

    遗憾的是、无法跨器件同步 FCLK (分频器)。

    使用帧时钟时、只需在 FPGA 中解释数据。 (https://e2e.ti.com/support/data-converters/f/73/t/369089)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、  

    这并不是因为我们无法在 FPGA 中处理此问题。 更像是 AD 转换器在不同的时间进行采样、并且在下电上电后不一致。

    在我关闭此 TT 之前、您是否会推荐具有类似参数和器件同步功能的 ADC?

    谢谢、  

    Peter

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    如果您的系统需要32个通道、AFE5832LP 将是最佳选择。

    对于16个通道、您可以查看 AFE5816。