This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/824861/dac900-questions-about-pd-mode
您好！
我对 PD 模式下的 DAC900有几个问题。 1) 1)器件处于断电模式(PD 拉至高电平)时、Iout 上的输出阻抗是多少？ 2) 2)当器件处于断电模式(PD 拉至高电平)时、CLK 输入是否可用于运行锁存器并切换解码器逻辑？
提前感谢。 S.Sawamoto
Shinya、
我们将对此进行研究。
此致、
Jim
这是一个非常旧的 BB 设备、任何从事此设备工作的人都已不复存在。 恐怕我们只能提供数据表中的信息。 我仔细看了一下、找不到任何可能对您有所帮助的东西。 如果您愿意、我可以为您提供 EVM、如果这对您有所帮助。
Jim、
这是否意味着无法再访问设计数据库？
此致、 S.Sawamoto
不确定。 这可能需要一些努力、但我们的带宽和人力现在非常有限。 这有多重要？ 谁是客户？ 应用是什么？ 我们可以从这位客户那里获得哪种未来收入？ 所有这些问题都将帮助我们确定这会得到多大的优先级。
我在《说明》中介绍了一些信息。 请看一下。
在断电模式下、阻抗将上升、因为没有电流流流过输出。 时钟将不可用、因为时钟电路将关断、因为这是时钟关闭时的主要省电功能。
感谢您的善意帮助！
