[参考译文] CCS/DAC38RF80：是否有任何参考代码？

您好、Jerry、

否、我们没有可用的代码。 我们确实提供了一个配置文件、该文件是基于文本的、您必须编写代码才能转储到器件。

谢谢、

埃本

您好、Jerry、

连接配置。

谢谢、

埃本

e2e.ti.com/.../5898p24MSPS_5F00_12x_5F00_LMF_5F00_882_5F00_dualDAC_5F00_onchip_5F00_PLL_5F00_Fnco_5F00_1GHz.txt

您好、Jerry、

DAC PLL 可能需要对 VCO 代码进行一些调优。 您可以参阅流程图、了解如何针对整个温度范围内的 PLL/VCO 锁定进行调优代码修改

对于警报错误、SERDES 至 JESD204B RX 块之间有一个 FIFO。 FIFO 错误表示 FPGA 的串行器/解串器速率与 DAC 的串行器/解串器速率配置不匹配。 您需要仔细检查 SERDES。

您可以参阅随附的另一个类似器件的演示文稿、并将 JESD 错误调试应用于 DAC38RF8x 系列。  

e2e.ti.com/.../AFE76xx-JESD204B-Alarm-Training-_2D00_-General.pdf

您好、Jerry、

DAC PLL 可能需要对 VCO 代码进行一些调优。 您可以参阅流程图、了解如何针对整个温度范围内的 PLL/VCO 锁定进行调优代码修改

对于警报错误、SERDES 至 JESD204B RX 块之间有一个 FIFO。 FIFO 错误表示 FPGA 的串行器/解串器速率与 DAC 的串行器/解串器速率配置不匹配。 您需要仔细检查 SERDES。

您可以参阅随附的另一个类似器件的演示文稿、并将 JESD 错误调试应用于 DAC38RF8x 系列。  

e2e.ti.com/.../7563.AFE76xx-JESD204B-Alarm-Training-_2D00_-General.pdf

Jan Joe、

这是 VCO 变容器调整、以确保我们将 VCO 居中、从而使 VCO 在整个温度范围内保持锁定状态。 您必须对其进行调整、以确保环路滤波器电压(VCO 的偏置)处于 PLL 环路误差放大器的范围内、这样 PLL 可以吸收整个温度范围内的偏置变化的增/减。 修改无效。 您始终可以对其进行调整。 请参阅流程图并根据温度修改 VCO 代码。  

－Kang

您好！

只需对调试状态执行友好的 Ping 操作。 我现在要关闭这个线程、因为我没有听到您的反馈。 您可以随时回复以进一步查询。

下面是与您之前所做的 VCO 代码查询相关的 VCO 电容器阵列图片。 这将帮助您理解。