您好!
客户 遇到问题、因为 DOUT 未输出。
请告诉 我以下两个问题。
1.您能 不能告诉我 t1 max 的概念
数据表中描述了以下内容。
我理解了 T1 min.的含义
但是、我无法理解 T1最大值
Tdata 在时序图中指定了什么?
"τDATA =输出数据周期1/Fdata"
2. 每次采集数据时 CS 引脚是否应处于低电平?
是否可以将其与低固定电压一起使用?
此致、
Yusuke
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
客户 遇到问题、因为 DOUT 未输出。
请告诉 我以下两个问题。
1.您能 不能告诉我 t1 max 的概念
数据表中描述了以下内容。
我理解了 T1 min.的含义
但是、我无法理解 T1最大值
Tdata 在时序图中指定了什么?
"τDATA =输出数据周期1/Fdata"
2. 每次采集数据时 CS 引脚是否应处于低电平?
是否可以将其与低固定电压一起使用?
此致、
Yusuke
Chris San、
感谢您的友好支持。
客户没有错误时钟时序规则。
通过查看 GND 布局解决了该问题。
还有一件事我想问你。
在 DRDY 信号变为低电平后、该器件会立即发出 AD 数据提取命令。
是否同时发出"DRDY Low (DRDY 低电平)"以发出所有其他命令?
在 DRDY 信号变为低电平后、似乎采集了24位 AD 数据。
但是、如果采集时钟速度较慢、则在 AD 数据采集期间 DRDY 信号再次变为低电平。
在这种情况下、16位就足够了。 如何仅使用16位并退出是否存在问题?
此致、
Yusuke
您好、Yusuke -San、
1) 1)我不完全理解您的第一个问题...
2) 2)您可以决定在计时16位后停止读取数据、但仅当您控制/CS 时。 如果/CS 连接到低电平、则需要读取所有24位。
如果可能、请尽量避免使用速度太慢的 SCLK、该 SCLK 的速度不够快、无法在下一个/DRDY 下降沿之前时钟输出所有数据、或降低 ADC 的数据速率、以留出更多时间来时钟输出数据。