This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8584S:转换和器件速度

Guru**** 1127450 points
Other Parts Discussed in Thread: ADS8584S
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/806573/ads8584s-conversion-and-part-speed

器件型号:ADS8584S

我在高速模拟采集系统中使用 ADS8584S。   

ADS8584S 的设置包括 CONSTA 和 CONSTB 连接在一起、CS 和 RD 连接在一起、5V 电源、并行数据模式以及+5和-5输入标度。

ADS8584S 工作正常、所有通道工作正常。  我确实有一个问题。  我无法获得超过37KHz 的数据。  如果我加快速度、通道中的数据将被移过、因此 CH1为0、CH2将获得 CH1数据、而 CH4将丢失。  我需要以20kHz 的频率收集数据、还需要在数据后面进行一些平均值计算、因此 ADS8584S 在300kHz 带宽下具有很高的吸引力。

我在时钟周期中有延迟、以确保正确的时序、并将其设置为允许正确运行的最小值。

我想讨论一下为什么 ADS8584S 的吞吐量如此低。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Greg Shipley、
    毫无疑问、此 ADS8584S ADC 可通过并行接口支持每通道330kSPS 的采样率、您能否向我展示您的时序图、包括 CONVSTA/B、BUSY、/CS&RD 和 FRSTDATA? 谢谢你。

    此致、
    戴尔
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dale、我按照 CS 和 RD 连接在一起的并行模式的时序图进行操作。

    时序。  我使用的是以64MHz 运行的18F87K22。  为了使其正常工作、我必须像这样启动转换:

    OUTPUT 高电平(ADC_CONVSTA);
    delay_cycles (2);

    output_low (ADC_CONVSTA);
    delay_cycles (15);

    CONVSTA 和 CONVSTB 连接在一起、这从显示的时序图中向后看、因为他们说切换为低电平以启动转换、但当我这么做时、我的数据会移过一个通道。  同样、如果我移除上面的15个周期延迟、通道1被移动到通道2、以此类推、通道4丢失。  我不理解。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    此外、要开始转换并在四个通道中读取数据、我的处理器占用22us。 如果我加快任何速度、则会移动数据、以便为通道2等报告通道1。 不确定原因。 但22us 的速率仅为45KHz。 没有数据表中接近330KHz 的位置。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Greg Shipley、
    如果您能不能延迟地向我展示时序图、则很好、很清楚。 此外、您是否在此控制器上使用专用并行接口或 GPIO? 谢谢。

    此致、
    戴尔