请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS8556 您好 PRADC 团队、
周五快乐!
我代表我的客户发布这些问题。
(1)
ADS8556何时锁存其配置模式? 特别是在引脚 HW/SW (引脚62)、Refen/wr (63)和各种 dbx 输入(如 DB14/REFbufen (1))上。
在 POR 上获得的配置模式是否可以稍后通过二级复位声明和否定来更改?
(2)
在硬件模式、并行模式下使用 ADS8556时、如果内部基准电压在其输入端具有静态直流信号、那么在数据表图3所示的并行读取周期内、ADC 输出全部0的原因是什么?
我确信逻辑0由 ADC 驱动、因为总线值在读取周期之前是不同的。 由于器件按预期忙线置位和断言进行响应、因此我不希望发生部分关断或节电。
非常感谢!
劳伦