This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPL0102-100:雨刮器毛刺时发出拉链噪音

Guru**** 2502205 points
Other Parts Discussed in Thread: PGA2311

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/802589/tpl0102-100-zipper-noise-by-wiper-glitch

器件型号:TPL0102-100

你(们)好

我的客户有疑问。

请与我合作。

客户希望使用 TPL0102进行音频音量调节。
TPL 0102会导致雨刮器毛刺脉冲。 这种干扰是否会成为拉链噪音?

此外、如果还有其他问题、请告知我。

最恰当的考虑

T Kishi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 T Kishi:

    我将在星期一再接回来。

    谢谢、
    Paul
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 T Kishi:

    听力现象是由非零交叉音量变化引起的。  最好用图表来说明。  考虑一个正弦波(您正在播放的音乐)、但当您更改 PDOT 时、您实际上只是更改正弦波的振幅。  如果正弦波为1Vpeak、则将其振幅减小至0.75V、然后任意随机降低至0.5V、您将看到类似以下输出的结果。

    这些突发瞬变可以听到、而干扰或开关延迟等因素可能使它们更加突出。  

    在我们早期的音频 DAC 中、TI 在调节音量时遇到了类似的问题。  因此、我们的音频 DAC 设计为仅在输出接近0V (或中心点)时切换代码。   这意味着、当输出已经很小时、振幅会发生变化。  现在、我将音量移动到最近的0V 交叉点的图像:

    现在、这些更改在瞬态最小的情况下生效。  

    现在、关于您的电路、我建议您在系统中使用 MCU 来协调 DPOT 更新、以实现类似的过零更新方案。

    您还可以考虑 PGA2311等已经 实现了这一点的器件。  我们的音频音量控制 IC 可在此处找到:

    http://www.ti.com/audio-ic/amplifiers/volume-control-ics/products.html

    谢谢、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Paul

    感谢你的答复。

    我了解到、为了使用 TPL 0102进行音量控制、有必要减少干扰对主机 MCU 侧的影响。
    再次确认、是否存在 SCL 时钟的数字馈通效应?
    在客户确认的波形中、确认了表示可能性的波形。
    是否有方法可以降低这种影响?

    e2e.ti.com/.../TPL0102.pdf

    注意事项

    T Kishi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 T Kishi:

    您应该验证布局是否隔离了器件的数字组件。 通常、SCL/SDA 信号的原因是总线上的上拉电阻器。 例如、如果3.3V 线路上有2kΩ Ω 上拉电阻、则每个边沿上都有1.6mA 的开关电流。 这可能会导致某些电源或接地反弹、具体取决于布线。

    您可以尝试增大上拉值。 www.ti.com/.../slva689.pdf

    谢谢、
    Paul
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Paul

    客户似乎正在分离 GND。
    但是、我尚未确认布局、因此我将对其进行检查。
    您是否有 I2C 的推荐布局或对其进行了说明的文档?
    此外、如果布局没有问题、是否有办法防止数字馈通?

    注意事项
    T Kishi
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 T Kishi:

    我不知道介绍 I2C 布局最佳实践的文档。 您还可以考虑将铁氧体磁珠与 DPOT 电源串联、这也会衰减数字串扰。 验证串扰是否通过示波器而不是板本身耦合也很重要。

    谢谢、
    Paul