[参考译文] DAC5652A：多 DAC 架构的时序问题

Daniel、您好！

所有 DAC 同时输出的情况。 您已经确保所有 DAC 共享相同的采样时钟、并且数据同时发送到所有 DAC (数据应由所有 DAC 同时锁存) 您将确保所有四个 DAC 长度的所有时钟路径和数据路径都匹配。

此致、
Neeraj

Neeraj、您好！

我的主要问题是、DAC 之间的数据线是完全相同的。 这意味着、例如、对于每个 DAC、DA0至 DA9实际上是相同的网络。 每个 DAC 唯一唯一的线路是 WRT 和 CLK 线路。 我需要一种方法来对数据进行多路复用、并且希望通过以适当的方式为 WRT 和 CLK 线路计时来获得一些解决方案、因此我可以在特定时间点寻址正确的 DAC。
例如：
我想将一个数据样本放入第一个 DAC 中、稍后将另一个样本放入第二个 DAC 中、以此类推、最后在同一时刻将模拟值输出到全部四个 DAC 上。

这是可行的、如果是-如何尽快实现(对于固定基准时钟)

此致、

Daniel