Other Parts Discussed in Thread: ADC12DJ3200, TSW14J57EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 主题中讨论的其他器件： TSW14J57EVM
尊敬的 TI：
我们正在项目中使用 ADC12DJ3200。
ADC12DJ3200将与 Virtex-7 XC7VX485T FPGA 连接。
我们有两个问题：
ADC12DJ3200数据表中时间戳输入的共模电压典型值为0.3V。
我们将使用 FPGA 中的 LVDS 标准将 ADC12DJ3200的时间戳输入连接到 Virtex-7 FPGA。
现在、FPGA LVDS 输出的共模为1.25V。
那么、我们是否需要交流耦合时间戳输入、并使用时间戳输入上的上拉和下拉电阻器为时间戳输入提供必要的共模？
如果需要上拉电阻器，我们应该使用哪个电源(1.9v 模拟，1.1v 模拟，1.1v 数字)来进行上拉？
2.我们仅使用平衡-非平衡变压器(BAL-0009SMG)作为 ADC 输入的输入信号。 我们还需要在 SMA 连接器和平衡-非平衡变压器之间使用电容器吗？
谢谢、
Lalit
