主题中讨论的其他器件：AFE7225
您好！
我目前正在使用 AFE7225 EVM、并尝试将器件置于"RX-TX 环回"模式、以便我可以将模拟信号注入 INA+(J3) SMA 连接器、并查看'IOUTA'(J5) SMA 连接器上的信号输出以验证 IC 本身按预期工作。 我已修改 EVM 以绕过 U2 CDC IC、并将两个单端时钟馈送到 CLKINP/CLKINN SMA 连接器(J18/J19)、以尝试简化设置。 我还尝试绕过整个 TX/RX 处理链、因此尽可能简单。
电路板修改如下：
1)安装 R112、R74并移除 R76 (根据 EVM 指南第13页第6.4节中的说明)
2) 2)将 SMA 连接安装到 J19并安装 R161
3) 3)移除 T9变压器和电桥引脚3 - 4、以便 CLKINP 信号直接传输到 C51
4) 4)移除 R78和 R81
完成这些模块后、我确认在 IC 引脚8和9 (CLKINP = ADC_CLK、CLKINN = DAC_CLK、根据数据表、第45页)处有良好的时钟(具有适当的电平)。
寄存器设置：
(所有寄存器均从 EVM GUI 1.3版进行设置)
'0x20'写入地址'0x20A' (单端时钟模式设置)
'0x03'写入地址'0x105' (RX_TX_LPBK 模式)
'0x60'写入地址'0x103' (TX_BYp)
'0x60'写入地址'0x167' (RX_BYp)
如果我关闭"TX_BYp"、我可以让"内置"DAC 测试环路寄存器输出一个模式、这样似乎意味着具有良好的 DAC 时钟链、但是数据表的第22页上有一条注释指出、在环回模式下、 '由于 TX FIFO 需要提供一个有效的 DAC_DCLKIN 以进行正确的数据传输、因此仍然需要提供一个有效的 DAC_DCLKIN。' 这对我来说有点令人困惑、似乎意味着我仍然需要通过 J21 SMA 连接器(在安装 R94 / R95并移除 R64 / R93之后)在'DAC_DCLKIN'上注入信号、但没有效果。
能否有人能提供一些关于如何使 EVM 模块在"RX-TX"环回模式下运行的见解？
谢谢、
Chris Laatsch
