[参考译文] ADC12DJ3200：在加电时使 ADC 保持断电状态

您好、Lalit、

我们将研究您的问题、并尽快与您联系。

此致、

Dan

尊敬的 Rob：

感谢您的建议。

但我还有一些有关"PD"引脚的问题要问：  

建议不要使用"PD"引脚进行断电、这适用于已配置 ADC 并运行、然后突然将"PD"引脚设为高电平以使 ADC 断电的情况。

或  

是否还建议不要使用"PD"进行断电、即使 ADC 仅加电但不通过 SPI 进行配置时也是如此？

我假设已配置 ADC 并执行转换时建议不要使用"PD"。 因此、在使用 SERDES 将模拟信号转换为数字信号并将数字数据发送到 FPGA 时、不应关闭 ADC、因为 SERDES 的性能可能会降低。

但是、假设 ADC 未配置且仅向 ADC 电源引脚施加电压、那么我是否可以使用"PD"引脚使 ADC 断电？

然后、从断电模式中取出 ADC 后、将使用 SPI 配置 ADC、在下一个下电上电之前、不会使用"PD"引脚将 ADC 置于断电状态。

我是否可以对上述情况使用"PD"引脚？

我们将非常感谢尽早作出反应。

谢谢、

Lalit