This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32J25:原理图审阅请求和时钟速率

Guru**** 2386610 points
Other Parts Discussed in Thread: LMK04828, ADC32J25
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1166303/adc32j25-request-for-schematic-review-and-clock-rates

器件型号:ADC32J25
主题中讨论的其他器件:LMK04828

您好!

我想回顾一下我们的原理图。

这里还有电流时钟速率

  • CLKP/M:160MHz (支持160MSPS 采样率)
  • SYSREFP/N:10MHz 或20MHz (?)
  • SYNCP/M:它们可能来自数据源、在我们的例子中是 FPGA
    • 它们是否需要与八位位组或帧对齐?

由于有两个 JESD204B 通道、因此需要计算每个转换器的线路速率

  • 160MSPS
  • 12位
  • 8B/10B 编码-> 15位
  • 舍入到16位
  • 线路速率:2.56Gbps

谢谢、

Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew:

    请将您的原理图发送给我们、我们可以为您审阅并提供反馈。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    感谢您的回答。

    我可以通过电子邮件向您发送原理图吗?

    此致、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../fibersense_5F00_v1p06.pdf

    尊敬的 Rob:

    所附为最新的原理图。

    我正在尝试找到支持 ADC 和 JESD 配置的正确频率集、如上所述。

    谢谢、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew:

    有几个问题

    您希望 TI 查看整个原理图吗? 如果是、需要其他产品线来查看这一点?

    请告诉我。

    此外,请详细说明这一说法,但不确定这意味着什么:

    我正在尝试找到支持 ADC 和 JESD 配置的正确频率集、如上所述。

    意味着您需要有关配置时钟/LMK04828的帮助?

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew、

    通道速率=(FS * 10 * F)/ S。当 LMFS = 2221时、这是(160M * 10 * F)/ 1 = 3.2Gbps。 如果对 K 使用20的值、则 SYSREF = FS/(N * K)、其中 N 是任何整数。 如果 N = 1、则 SYSREF = 8MHz。

    关于您的原理图、我建议如下:

    1.向 ADC 串行器/解串器通道(DAP_ADC、DAM_ADC、DBP_ADC 和 DBM_ADC)添加交流串联电容(0.1uF)。

    2.使用第二个 LDO 或铁氧体磁珠隔离进入 ADC AVDD 和 DVDD 的电源。 也可以在这些电源网中添加更多的大容量电容器(22uF 或更高)。

    3.在 VCM_ADC 网络上的 GND 添加一个0.1uF 电容。

    4.在 ADC 的 DACCLKP/N 和 SYSREFP/N 输入上添加100欧姆端接电阻、并将其尽可能靠近 ADC 放置。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../FIBERSENSE_5F00_V1P07.pdf

    Jim 和 Rob、您好!

    随附的是基于反馈的更新原理图。

    通道速率=(FS * 10 * F)/S  

    我假设"10"基于8B10B 编码。  是这样吗?

    此外 、SYSREF = FS/(N * K)

    K 可能小于20、例如8。  然后、SYSREF 变为20MHz、N=1。

    K 的最佳值是多少?

    您能评论一下 VCM 吗?  在表14中、我有一个将单端转换为差分的模拟前端。

    我认为 VCM 应该为零伏、但请告知其他情况。

    此致、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew、

    "10"基于8b10b 编码。

    根据 JESD204B 标准、必须满足以下两个公式:

     1 < K < 32

    17 < F*K < 1024

    由于您的 F 为2、K 将至少为9。 您用于 K 的值越大、您为数据提供的缓冲就越多、但延迟就越大。 某些器件只允许使用 K 的特定值。

    ADC32J25在模拟输入端需要0.95V 的共模电压(请参阅数据表第7.5和9.3-1节)。 您必须保证放大器输出满足此条件。 这通常通过向放大器上的 VCM 输入提供外部 VCM 源(来自 ADC)来实现。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../ADC-AFE.pdf

    Jim、

    这是 ADC 的 AFE 设计。

    VCM 设置为0.95V。  希望这适用于 ADC32J25。

    请告诉我其他信息。

    我认为现在可以配置 JESD 设置。

    我可以在查看如何设置时钟发生器(当前为 LMK04828)后再回来。

    感谢您的支持。

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew、

    从我所能告诉的内容来看、它看起来是正常的。 请发送您的最终原理图、我们将为您进行审核。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    下面是更新后的原理图

    • 我已经为 SYSREFP/M 和 CLKP/M 添加了100 Ω 和0.1uF、用于 LVDS 端接和交流耦合
    • SYNCP/M 也是如此
    • 至于 DAP/M 和 DBP/M、添加了560R、因为我们将在 FPGA 中使用100欧姆的内部终端。  0.1uF 的交流耦合电容器在靠近 FPGA 引脚的位置添加。
    • VCM 连接到表14上 THS4541Q 的 Vocm。

    再次感谢您的评论。

    此致、

    Andrew

    e2e.ti.com/.../1526.FIBERSENSE_5F00_V1P10.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew、

    请移除 DAP/M 和 DBP/M 上的560欧姆电阻器 这些信号只需要串联交流电容器、您可以使用这些电容器。  

    SYNC 基本上是 JESD204B 标准中的直流信号、不应具有交流电容器。 也不需要100欧姆端接。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    您能评论吗?

    希望我能正确理解您的意见。

    谢谢、

    Andrew

    e2e.ti.com/.../FIBERSENSE_5F00_V1P12_5F00_pg15.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew、

    看起来不错。 现在、只需将 CLK 和 SYSREF 上的100欧姆端接电阻器移到交流电容器的另一侧即可。 请尝试将这些电阻器尽可能靠近 ADC 放置。

    此致、

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    希望这能实现它。

    请告诉我。   

    谢谢 Jim

    e2e.ti.com/.../6431.FIBERSENSE_5F00_V1P12_5F00_pg15.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    看起来不错。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Jim