This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D1800:ADC12D1800

Guru**** 2388050 points
Other Parts Discussed in Thread: ADC12D1800
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/867919/adc12d1800-adc12d1800

器件型号:ADC12D1800

尊敬的团队:

我们在设计中使用的是 ADC12D1800,规格如下。

ADC 输入频率:DC-500MHz

采样模式:非 DES 模式

采样频率:1.35GHz

 

我们设计了两个板、一个板在 DDRPh=0度时工作正常、但第二个板的工作相位不同(ADC 采样数据损坏)。

当我们更改 DRPH=90deg 时、它正在工作。ADC 采样数据正确、

我是否可以知道采样时钟有问题或有任何其他限制?

 

请给我们一些建议以解决同样的问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sangeetha、

    到 Dclk 时序的数据可能在边沿上。 因此、 在一 个电路板上、它适用于0相、而另一个电路板适用于90相。 您能否查看适用于0相的电路板是否也适用于90相吗?

    两个电路板是否具有两个与 FPGA 或数字接收器不同的连接? 两个电路板或其数字接收器侧之间的任何偏差也会导致时序延迟、这将需要更多的时序裕度。

    希望这对您有所帮助。

    此致、

    Rob