This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/811019/ads54j60-vod-minimum-spec
大家好、团队、
客户正在尝试了解 ADS54J60上的最小输出振幅 VOD。 数据表仅列出了典型值、您能不能提供帮助？ 需要提供信息、以确保信号在信号跨迹线下降后仍处于 FPGA 支持的范围内。
谢谢、
Sepeedah
Sepeedah、
我们将对此进行研究。
此致、
Jim
我还没有听到设计团队的反馈。 我们已使用8英寸扩展板将客户 EVM 连接到捕获板。 总布线长度超过14英寸、 串行器/解串器输出从未出现问题。 我也从未有过客户要求这样做。 他们的迹线有多长？ 他们计划使用哪种类型的电路板材料？
了解 Jim。 请在您可以的时候告诉我。
客户 FPGA 的最小输入电压为150mV、因此通道电压裕度将通过 Vmargin = ADC JESD204B 最小输出电压/FPGA 最小输入电压计算得出。
JESD204B 标准将最小输出电压指定为360mV、这意味着、一般而言、我们的电压裕度为7.6dB。
我认为这个数字被用来大致计算通道间允许的衰减、这涵盖了串行通道最大基频的三次谐波。
我们期望 ADS54J60支持比 JESD204B 标准更高的最小输出电压、并且通过了解该值、客户可以了解要使用的参数、例如走线长度和电路板材料以及限制是多少。
这是否符合您对如何考虑损耗的理解、并确保到达 FPGA 的信号仍处于可接受的范围内？
我还没有听到设计团队的反馈。 我今天将再次对它们执行 ping 操作。
我今天从设计团队那里得到了这一点：
" VOD 可能存在宽松的测试限制。 它不是数据表规格的一部分"。
我觉得他们要为我们提供的就是这些。
