请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 尊敬的 TI 团队：
我们使用 ADC12DJ3200连接到 JMODE1 (16条通道)中的 Arria 10 FPGA。 我们以4.2GHz (通道速率= 4.2GHz)和6GHz (通道速率= 6GHz)采样时钟运行 ADC。
当我们使用6GHz 采样时钟时、 FPGA 中的所有 JESD 通道都能够从传入数据中恢复时钟、因此 JESD 链路已开启并能够捕获输入射频数据。
但是、当 ADC 以4.2GHz 采样时钟运行时、FPGA 中的一个 JESD 接收器通道无法从传入数据中恢复时钟。
请建议一些解决方案来调试此 问题。
使用的 JESD 参数：
JMODE = 1
K = 5
谢谢、尊重
Shyna
