• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 241 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5682Z：DAC5682Z 峰值

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: DAC5682Z
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/807754/dac5682z-dac5682z-spikes

器件型号：DAC5682Z

您好，

  我们在产品中使用四个 DAC DAC5682Z。 所有 DAC 都在没有插值的情况下使用、只有一个通道在1GSPS 时导通。 DACCLK：250MHz、DATACLK：500MHz (硬件同步)、初始化后、 有时 DAC 开始生成一个除第二个尖峰以外的具有多个尖峰的信号。 当尖峰发生时、重新同步可以恢复输出。 我们尝试了很多方法来调整它、但它不起作用。您能给我们一些建议吗？ 谢谢！

-Sumey

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Sumey、

    我们将研究您的问题、并将很快与您联系。

    您是否能够共享原理图？ 所有的 DAC 都表现出这种行为、还是只是其中的一部分？ 重新同步会清除尖峰条件？

    此致、

    Dan
  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Dan，

    感谢您的回复。原理图 如下所示、四个 DAC 中有三个表现出这种行为、但第二个 DAC 除外。 重新同步可以清除尖峰条件。

    -Sumey

    e2e.ti.com/.../review.pdf

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Sumey、

    如果您使用的是1GSPS 的 DACCLK 和250MHz 的 DATACLK、则必须使用插值4。 您将什么信号称为以500MHz 运行的硬件同步？

    此致、

    Jim

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    W 在 DATACLK 频率为500MHz 时运行。 我们的问题上周已经解决了。 我们发现 DACCLK (CLKIN)的迹线长度与 DATACLK 迹线长度之间的差异需要满足一定的范围。  但是、我们在数据表中没有发现明确的设计要求。 您能帮助解释这个奇怪的问题吗？

    Sumey

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sumey、

    DAC 上有 DLL 可帮助您放松数据线和 DATACLK 的信号路由。 请使用 DLL 并根据数据表第12页设置其建议设置、并查看您的问题是否已修复。

    此致、

    Neeraj