[参考译文] ADS131A04：异步中断模式下的精确采样开始时间

Hao、


我今天能够与其中一位数字设计人员交谈、ADC 数据的延迟比我所意识到的要长。 这里有几个器件、我将分别介绍每个器件。

首先、该器件使用 SINC^3滤波器。 这意味着输出数据是三个输出数据的移动平均值。 如果器件以1kSPS 的速率运行、正如您在示例案例中提到的那样、这意味着需要3个数据样本才能完全稳定输出数据。 例如、如果 ADC 启动一个转换并且模拟输入同时看到一个阶跃函数、那么需要3个转换周期才能看到完全稳定的数据。 前两次转换仍会看到变化、但直到第三次转换才会完全实现。

其次、ADC 的输出被缓冲。 在 DOUT 上出现该输出数据之前、该输出数据将在整个转换周期内进行缓冲。 因此、第一个完全稳定的转换直到/DRDY 的第四个下降沿才可用。 这意味着在转换第一次开始4ms 之后(假设数据周期为1ms)、才能读取完全稳定的数据。  这在转换模式中进行了简要讨论(第35页、第9.4.4节)、在"考虑 Δ-Σ ADC 中多个源的延迟"中也进行了非常简短的讨论(仅在总结之前的最后部分)、可在此处找到：

ADC 获取调制器的累积输出并将其转换为输出数据时、可能还有几个调制周期。 该时间量将输出缩放到适当的满量程、并消除转换过程中的任何偏移。 但是、完全稳定的输出数据仅在四个数据转换周期等效之后才能找到。


吴约瑟

Hao、


您的客户到底关注什么？ 他们是否担心从转换开始到/DRDY 指示转换完成的确切时间？ 每次开始转换时、该时间应相同。 这是每次转换时相同数量的时钟周期。

但是、如果他们关心读取的延迟(即从开始转换到获得完全稳定数据所需的时间之间的较长时间)、则在1kSPS 时应为4ms。 这包括使用 SINc3滤波器进行3次转换以及数据缓冲器的另一个转换周期。 那么该长延迟将是该器件的问题。

吴约瑟