[参考译文] ADC08D1020：Q 通道不一致

大家好、Kevin

您能否分享有关时钟初始化和按需校准序列的更多详细信息？

请分享以下内容：

• 配置引脚设置
• 如果使用扩展控制模式、则提供执行的寄存器写入。
• 使用的时钟频率是多少？
• 一旦时钟稳定、按需校准会在多晚的时间启动？
• 是使用 CAL 位还是 CAL 引脚来启动按需校准？
• 显示 ADC 连接的原理图会有所帮助。 具体而言、您是否使用一个或两个 DCLK 输出将数据采集到 FPGA 中？

以下是您可以尝试执行的一些调试步骤：

• 器件电源是否始终保持在正确的电压下？ 不同批次之间可能存在一些电源电流差异、如果调节微不足道、较高的电流消耗可能会影响电压。
• 在 Q 通道显示振幅变化后、您是否可以启用测试图形模式并验证位是否全部正确且对齐？
• 您能否在执行按需校准之前设置 RTD (电阻器修整禁用)位？ 这将防止输出 DCLK 在校准的初始阶段停止。 有时、停止和重新启动 DCLK 输出会导致数据采集一致性问题。

我希望这对您有所帮助。

此致、

Jim B

OUTV/SLK、SDATA、FSR、DRST_SEL、ECE、 保持高电平

PDQ 保持低电平

禁用 ECE、因此不写入寄存器

720MHz 输入时钟

此设置中的按需校准没有真正按照应有的方式工作。 它在输入时钟被复位后立即执行它。 在时钟稳定之后、我已经将其移至许多秒、但仍会成为这个不稳定问题。

CAL 引脚用于按需、保持低电平和保持高电平。 我已经监控了 CALRUN、它在将 CAL 驱动为高电平后会在1-3毫秒内转换为高电平。

当我们使用 OR 信号进行监控时、仅使用1 DCLK 输出。  

输出数据仍然是正弦波、但变化仅为4-6位、其中典型良好信号的峰峰值变化约为60-80位(以位127/128为中心)

电压由稳压器供源、测量值为1.87V；支持1.5A。

遗憾的是、我只是卡级测试的集成商、无法访问 FPGA 代码。  由于 ECE 不是本机使用的、因此我不确定调查测试图形和 RTD 是否合理、但我建议获取其他故障排除数据。

大家好、Kevin

是否可以在执行 ADC 按需校准后复位或重新启动 FPGA 数据采集块？ 我想看看这样做是否会导致相同的行为、或者是否有任何变化。 如果问题是数据采集问题、则行为可能会发生变化或得到解决。 如果问题是 ADC、则没有任何变化。

在上面的列表中、您没有提到 CalDly/DES/SCSb、Vcmo 或 VBG 引脚。 这些连接方式如何？

此外、如何将控制引脚上拉为高电平或低电平？ 上拉或下拉强度如何？ 请列出使用的电阻器值或驱动器类型。

谢谢、

Jim B

在 对 I/Q 输入应用任何有效数据之前、按需校准仅运行一次。  我可以一直获取数据(它填充 FIFO、从 FIFO 中提取数据、然后 FIFO 再次填充)、并且一直在这里、有时正如预期的那样、其他时间会非常衰减。  ADC 之前的模拟测试点显示稳定的射频信号。

错过了以下几项：

CalDly 被拉高。

CalDly/SCLK/SDATA/ECE/DCLK_RST/DRST_SEL 由74LVC3G34驱动器驱动。

在驱动器输入上、CalDly 默认为高电平、电压为4.75k 至1.9V

PD/DCLK_RST 在驱动器输入上默认为低电平、1K 接地

VMCO/PDQ 为硬接地

REXT 接地为3.3k

FSR 为5.1K 至1.9V

VPG 为0欧姆至1.9V

所有剩余的都是由 FPGA I/O 驱动的缓冲器、看起来默认为高电平。

我确实了解到、在发出按需校准的同时、该单元的正常 NHA 使用(在这种情况下、它显然运行正常)会将 FPGA 保持在复位状态。 我正在构建我的启动程序、以模仿这种情况。 存在时钟相关性、可能会导致初始化期间发生未知引脚状态、复位会尝试使这些状态更具可预测性。

大家好、Kevin

这些引脚设置中的大多数看起来都正常。 我唯一建议更改的是 FSR 引脚。 由于它具有内部50k 上拉和下拉电阻、因此最好使用比5.1k 更强的外部驱动器。 我建议将1k 或更少的上拉电阻器上拉至1.9V。 我说过、我认为这不应导致您看到的内容。 即使引脚被感测为中级(ALT_ECE 功能)、I 和 Q 通道之间也会出现类似的行为。  

让我知道您在更改 FPGA 复位行为后看到的内容。

由于 Vcmo 连接到 GND、因此器件将处于交流耦合工作模式。 请确认信号路径中使用的是交流耦合电容器、以及使用的电容器值。

此致、
Jim B

是的、对于两个 I/Q 通道输入、交流耦合1000pF 系列。

我同意、这很令人困惑、它只影响 Q 通道采样。 两个输入都使用相同的数据速率。

我希望今天能对新的初始化代码进行编码、并在今天下午晚些时候了解结果。

感谢您提供的提示和见解。