尊敬的团队:
客户希望使用 ADS5294作为2线设置、并启用@ 62.5MHz 的2倍抽取滤波器。 数据表似乎没有提供有关此类设置的大量信息。
当然、如果我们能够为客户提供这样的设置和保持时间、我将不胜感激。
此外、对于位时钟频率计算、他们询问以下计算是否有效:
(62.5MSPS * 14位)/2线/2抽取/2 DDR = 109.375MHz。
我期待得到支持。
谢谢、此致、
Zain Riaz
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的团队:
客户希望使用 ADS5294作为2线设置、并启用@ 62.5MHz 的2倍抽取滤波器。 数据表似乎没有提供有关此类设置的大量信息。
当然、如果我们能够为客户提供这样的设置和保持时间、我将不胜感激。
此外、对于位时钟频率计算、他们询问以下计算是否有效:
(62.5MSPS * 14位)/2线/2抽取/2 DDR = 109.375MHz。
我期待得到支持。
谢谢、此致、
Zain Riaz
评估正确。 虽然基于大多数 FPGA 速度、单线模式可以非常轻松地支持这一点。 这就是为什么我们不希望客户使用2线制模式。
有关设置2线寄存器0x46的信息,请参阅数据表寄存器映射
EN_2WIRE 1:2线 LVDS 输出;0:1线 LVDS 输出。 注:复位后、从默认状态对 EN_2WIRE 位进行编程后、需要~250us PLL 稳定时间
对于计时,数据表第8.8节给出了计时。 它们的 fs 是32.5Mhz 的 equlvient、因此它们可以使用30Mhz 的时序数据。
谢谢!