[参考译文] ADS1262：IDAC 旋转：时间对称

你好，Rafael！

这里有很好的 ADS1262问题！  我将为您研究这个问题、并在星期一下午获得一些解决方案。

您好、Rafael、

我可以尝试帮助回答您的问题...

1) 1) ADS1262数据表的第44页描述了仅启用 IDAC 旋转时会发生的情况。 启用斩波后、IDAC 交换之间应存在额外的步骤、以应对输入斩波。

注意：每次输入 MUX 交换 AINP 和 AINN 时、以及每次交换 IDAC1和 IDAC2时、SINC5滤波器都必须重新稳定。 因此、持续或自由运行的转换周期将受到数字滤波器稳定时间的限制(例如、与更改多路复用器通道时的情况相同)。

1b)公式20只适用于第一次转换的延迟。 对于进行中的转换、我希望转换周期遵循 TD (STDR)、如 ADS1262数据表中的表17 (第63页)所示。

2) 2)我尚未尝试同时启用 IDAC 旋转和斩波模式、因此我不确定、但我希望输出数据将是最后4个转换结果的平均值。 它至少是最后两次转换的平均值。 我必须与您跟进以确认...

3) 3) 如果我理解正确、则2us 是/DRDY 上升沿和下降沿之间的时序、这是正确的吗？... 如果是、这只是从转换结束到/DRDY 变为低电平的更新时间。 转换周期的实际值是/DRDY 下降沿之间的时间。

3A)我认为 IDAC 旋转功能提供先断后合连接；因此，IDAC 电流在“中断”期间下降(转换完成后在/DRDY 上升沿下降)，然后当另一个 IDAC 被接通时，IDAC 电流必须再次稳定。 由于这个稳定时间、你可能需要设定一些额外的延迟(转换开始延迟)以确保下一个转换不受这个稳定误差的影响。

供参考...由于您执行了大量的平均值计算、因此您可能会担心实现非常低的噪声转换结果。 为了帮助显著提高噪声性能、我会考虑使用14.4kSPS 数据速率、或者使用速率为7200SPS 的 SINC1滤波器。 数据吞吐量不会那么慢、您将获得更好的噪声性能、因为这些数字滤波器将更好地衰减高频 Δ-Σ 模块化噪声(如数据表图20所示)。 由于高于8kHz 的噪声不是高斯噪声、如果您不首先使用数字滤波器衰减该噪声、则平均计算将不太有效。 38.4kSPS 数据速率将数字滤波器的-3dB 截止频率设置为7.8kHz、这将允许部分调制器噪声通过滤波器。

您好、Rafael、

我看到您没有接受我的答案。 如果您还有其他问题需要我解决、请告诉我。 谢谢！

Chris、您好、非常感谢您的深刻回答！

以下是我对您的回答的一些评论/进一步的问题：

1)我猜 数字滤波器稳定时间会解释 SINC1 @ 7200产生的数据速率与 SINC5@14400几乎相同、因为 SINC1是零延迟、对吧？

2) 2)对这一个进行后续跟进很好、谢谢！

3) 3)好的、我相信我们在同一页上：当我看到 IDAC 下降时、附近的数据就绪变为高电平、然后变为低电平是指之前的转换。

3A)您的回答让我意识到我可能理解错了一个基本问题：如果我将一个 IDAC 编程为3mA、将另一个编程为0、我仍然无法看到旋转。 这是因为旋转不是在2个引脚之间旋转 IDAC 幅度、而是在给定引脚上实际旋转内部 IDAC 发生器。 因此、一个引脚将始终为3mA、另一个引脚始终为0mA：旋转的是3mA 是由其中一个内部 IDAC 源生成还是由另一个内部 IDAC 源生成。 如果是这种情况、那么您确实建议我认为 IDAC 中的"坠落"可能是先断后再采取行动。

3B)现在、我有一个17us 的交易、考虑到从先断后合开始到 IDAC 稳定平台所花费的时间大约为10us、这似乎是可以接受的、如示波器截图中所示。 但是、该延迟是否恰好在中断发生的同时启动？ 此外、采样是否恰好在延迟结束时开始？ 我要问这2个问题、以了解如果 ADC 本身具有某种固有的"滞后"或延迟、是否可以有更小的编程延迟。

关于数字滤波和稳定时间的最后评论、您是否会推荐任何有关不同滤波器和采样频率之间权衡的应用手册/白皮书？  
我还担心、降低采样频率意味着还必须降低奈奎斯特模拟一阶低通滤波器的截止频率、这也意味着稳定时间更长...