[参考译文] ADS8664：数字输出逻辑电平

您好 Ryo、

如果您有特殊的理由关心您的 IO 值、您能告诉我您感兴趣的 IO 值吗？ 我确实认为这个500uA 是数字输出引脚可以驱动的最大电流、我也认为我们没有 VOL-IOL 之间的曲线、但我想在获得您的信息后与团队进行核实。 此外、您是否参考了负载电阻器？

此致、

戴尔

您好 Dale、

感谢你的答复。

我想知道较低 n 通道和接地之间的电阻值是否恒定。 要知道这一点、需要 VOL-IOL 曲线。

如果该电阻器值是恒定值、则 VOL 决定 VOL。 因此、我可以大致预期音量值。

如果你能给我评论，我将不胜感激。

谢谢、此致、

Ryo Akashi

您好 Ryo、

在咨询团队之前、我想与您确认您在这里展示的电路、这不是适用于 ADS8664器件的电路、对吧？ 您在哪里(或哪个器件)获得了此电路？ 谢谢。

此致、

戴尔

您好 Dale、

很抱歉、我的解释不好。

这张图片来自 TI 的逻辑应用手册。

我们讨论的输出是数字输出(CMOS)。

也许它并不完全相同、但它基本上是相同的架构。 我粘贴了该图片。

谢谢、此致、

Ryo Akashi

您好 Ryo、

没问题。 我已经向我们的设计团队确认、"是的、对于给定的 AVDD 和 IO 电源、电阻将是固定的、可以将其建模为固定电阻、因此您可以计算系统中灌电流的 VOL 电平"。

谢谢。

此致、

戴尔

您好 Dale、

非常感谢您的回复。

我知道我可以计算灌电流的电平。

您是否有 VOL-IOL 曲线数据？

如果可能、您可以与我分享吗？

谢谢、此致、

Ryo Akashi

您好 Ryo、

作为固定电阻、可以对电阻建模、您将能够计算给定灌电流的 VOL。 此外、特性数据在确认后无法共享。 感谢您的理解。

此致、

戴尔