请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC121S021 图1 "ADC121S021串行时序图"显示 SCLK 空闲时为高电平；即、当 NCS 在数据传输开始时变为低电平时、SCLK 显示为已为高电平；而在 NCS 拉高之前、SCLK 在数据传输结束时变为高电平。
相反、我们对 ADC121S021在 SCLK 变为低电平时的行为感兴趣。
数据表中提到："如果 CS 在 SCLK 的上升沿之前变为低电平、则可在 SCLK 的下一个下降沿捕获额外的(第四个)零位。" (而不是在数据传输开始时记录的三个零位。)
这种行为有多可靠？ 在我们降低 nCS 之前和之后、当 SCLK 为低电平时、我们是否可以预计获得四个零位可靠且可靠？ 这种行为是否取决于任何其他条件(例如、我们降低 nCS 与第一次提高 SCLK 之间的间隔时间)？
-thx
