主题中讨论的其他器件:ADC-WB-BB
您能提供的原理图吗
TSW40RF82EVM
谢谢
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您能提供的原理图吗
谢谢
Channamallesh、
原理图随附。 供参考、电路板设计文件通常可在 TI 网站的产品文件夹下找到。
此致、
Jim
谢谢 Jim。 TI 网站上未提供此电路板的设计文件。
我有几个问题。 我看到、平衡-非平衡变压器启动频率 TC1-1-43X-2+为650MHz。 我想将该器件用于100MHz 至1200MHz 的频率。 我可以使用连接器 J43和 J44连接到平衡-非平衡变压器。 您对平衡-非平衡变压器是否有任何建议、该平衡-非平衡变压器在 ADC 中将非常适用?
此外、用户手册的第5.3.1节指出串行器/解串器速率不能大于5Gbps。 这背后的原因是什么? 这是 FPGA 的局限性吗? 我使用的是 KCU105。 它是否能够以较高的串行器/解串器速率与 KCU105配合工作?
请告诉我。
谢谢。
Channamallesh、
是的、您可以使用这些 SMA 来引入模拟输入。 您必须移动两个电阻器才能实现这一点。 您可以使用 TI 制造的名为"ADC-WB-BB"的变压器板、该变压器具有4.5MHz 至3GHz 的带宽。 您可以在 TI 网站上找到该工具。
用户指南中提到的 ini 文件指向名为"TSW14J56REVD_firmware.RBF"的固件文件、该文件仅支持收发器模式下的最大串行器/解串器速率< 5Gbps、因为固件对 RX 和 TX 使用外部 DDR 存储器(较高 SERDES 速率时会出现 DDR 吞吐量问题)。
但我们已经使用 TSW14J56REVD_BRAM_ADC_DDR_128K_Xcvr_firmware.RBF 对收发器运行进行了测试、直到10Gbps、因为捕获和生成使用单独的存储器、ADC 捕获支持 Bram 存储器、DAC 生成支持外部 DDR 存储器。 如果您修改 ini 文件以使用此其他固件、则可以以更高的 SerDes 通道速率运行电路板。
此致、
Jim
e2e.ti.com/.../ADC_2D00_WB_2D00_BB.pdf