您好！
我们有一个板、其中 DAC3484连接到 FPGA Virtex 6。 我们将向 DAC 馈送144Msps A 和 B 通道数据(IQ)。
在初始测试中、我们将通道强制设置为 X"0000"、将 B 通道强制设置为 X"7000"。
2.插值设置为 x8
DAC 运行频率为1152MHz (来自内部 PLL)。 PLL 基准为384MHz
4、NCO 使能、NCO 输出频率从144MHz 到216MHz 不等。
我们观察到以下行为。 @191MHz 的输出(即 NCO 调谐频率为191MHz)、我们观察到在191MHz 载波峰值附近有很多额外的频率分量。 但是、当 NCO 调谐到192MHz 时、该行为消失、SFDR 得到改善。
6.连接了不同 NCO 输出的频谱(请参阅压缩文件夹)。
这种行为背后的原因可能是什么？
尊敬的 Basil：
由于 NCO 未被初始化、可能会发生这些杂散。 NCO 基本上是一个相位计数器、需要同步以确保正确完成计数过程。 通常、您需要启用 SIF_SYNC 位的开/关。 有关详细信息、请参阅 DAC3482初始化过程。
我已经检查了这些是否是191MHz 通过混叠折返的谐波、并且它们不是谐波折返。
