[参考译文] DAC161S997：写命令无效

您好、Sherry、

我的同事 Kevin 明天会回来(美国正在度假)。

谢谢、

Paul

尊敬的 Kevin：

我有一些更新、客户的系统设计和系统原理图如下所示、系统设计中的 LDO2在原理图中为 HT7133-1。 当我测试环路电流时、结果为0。 请回答三个问题吗？

1.系统设计是否正确？ 它们不使用回路电源、而是使用外部电源。

2.为什么环路电流为0？
3.当客户尝试通过 SPI 读取状态时，他们失败。 当它们通过 SPI 写入命令时、它们也会失败。 请告诉我原因。  关于时序要求、在我们的数据表中、tZSDO (CSB 下降沿至 SDO 有效)应小于35ns、但客户的 MCU 无法满足此要求。 此故障是否与时序要求相关？

谢谢、此致、

雪利

大家好、

我相信我以前看到过这个原理图、但并非所有原理图都是共享的。 具体而言、GL_3V3网络是如何派生的。 现在、很明显、该电源来自隔离式电源。

此设计的电源域中存在一些冲突。 电源返回路径是本设计中的"空白"接地符号、与环路通 BJT 连接的路径相同。 另外、还有 LOP+和 LOP-电流环路。 我们不知道环路接收器接地和原理图中的"空白"接地符号之间的相对电势差。 因此、我们不能肯定地说电流在哪里流动。 为了使设计正常工作、需要从回路和连接到返回路径的 OUT 引脚获取电源。

尊敬的 Kevin：

我想确认两点、

我们推荐的解决方案如下第一幅图片所示、LDO 的输入来自回路电源。 现在客户的解决方案是 LDO 的输入来自隔离式 DCDC、而不是环路电源、原理图如第二幅图所示。 在 MCU 和 DAC161S997之间、客户还添加了光耦合器。 我将向您发送完整的原理图。

我认为该解决方案也可以、对吧？

关于 SPI 时序、如果我无法满足以下参数的要求、SPI 能否正常工作？ tZSDO>35ns，tSDOZ<0。 请参阅我在第一个帖子中发送的图片。 现在 SDO 的输出异常。 我想知道该故障是否与这两个参数 tZSDO&T SDOZ 有关。

谢谢、此致、

雪利

雪利、

感谢您通过电子邮件发送机密信息、同时继续此处的讨论。 这对整个社区都很有帮助、因此我很感激。

问题是、通过由隔离式电源为 LDO 供电、该设计实际上创建了两个电流环路。 DAC161S997预计所有返回电流均会连接 COMA 和 COMD 引脚、因此会通过 OUT 引脚。 当 COMA 和 COMD 连接到 GND 符号时、系统级视图仍会创建两个电流环路、因为 GND 引脚(我之前称为"空白"GND)是指隔离式 LDO 源、而环路电源/GND 是指隔离式 LDO 源 (连接到 loop+和 loop-的内容)。 我们不知道 LOOP-和 GND 或 LOOP+与 GL_3V3 Net 之间的潜在差异-这可能是造成模拟问题的原因。

这可能也会影响数字。 器件可能已损坏、因为我们不知道器件所暴露的某些潜在差异。

尊敬的 Kevin：

感谢您的回复！

因此、我应该建议客户更改系统设计、对吧？

此外、您能否帮助回答有关上一个帖子中时序参数的第二个问题？

谢谢、此致、

雪利

雪利、

我不确定示波器的运行情况如何捕获您共享的 SPI 总线。 SDO 看起来正与 SCLK 完全转换、这种情况不应该发生、因为数据应该稳定并且准备在 SCLK 上升沿随时钟输出。 此外、即使没有发出读取命令、SDO 的内容也应该是之前的帧 SDI -这些捕获中不会显示这种情况。

我的最佳猜测是、由于我们之前在原理图级别上讨论的问题、器件可能无法正常工作。