This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/850056/adc3242-adc-clock-slips-when-changing-from-test-mode-to-normal-mode
您好！
我正在与使用 ADC3242的客户合作。 当从测试模式切换到正常模式时、时钟将会跳转、用户必须重新启动器件。 是否需要此行为？ 导致此行为的原因可能是什么？
谢谢、
Ishraq
Ishraq、
我们将对此进行研究、并尽快返回给您。
优素福
您好 Ishraq、
滑倒是否意味着存在突然的相移？ 这是针对 DCLK 还是 FCLK、还是两者？ 正在使用哪种测试模式(斜坡、正弦波等)？ 滑动是否可重复？
最好的雷加兹
Dan
Dan、您好！
从功能上讲、他们看到的是总流水线延迟的变化。 因此可能是 FCLK 差异，但他们没有确认。 该问题似乎与模式无关。 此外、滑动 始终在某种程度上是可重复的。 但是、重新启动测试仪上的设备时、问题就会消失。
感谢您提供更多信息。 只是为了确保、客户没有使用评估模块、而是已经将 ADC3242设计为定制设计？
通过流水线移位、这是否意味着数据位不与帧对齐？ 我们非常感谢您提供更多有助于定义问题的信息。
在捕获数据之前、客户是否执行了硬件复位(请参阅第54页的第9.5.1.1节)？ 如果不是、则应执行此操作。 客户是否为其目标运行模式编写了任何其他寄存器？
客户使用的采样时钟频率是多少？
此致、
此问题是否已解决？ 如果需要进一步关注、请创建新帖子。
