请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC5672A 主题中讨论的其他器件：DAC5672
DAC5672以单总线交错模式运行。
MODE = 0、SLEEP = 0。
RESETIq = 0，SELECTIQ = 1，
Clkiq 和 wrtiq 是相同的50MHz 连续时钟。 da 是一个10MHz 周期变化数据(连续加法、然后是环路)，在 Clkiq 和 wrtiq 负边沿。时改变。然而、输出不改变、它为 A 通道输出400mV 和600mv、为 B 通道输出900mv 和100mV。 对 FPGA 程序进行编程后没有变化。 它应该是10MHz 周期变化输出吗？ 导致此问题的原因。 谢谢
