[参考译文] ADC12DJ3200：能否将 HCSL 缓冲器(Si5330)用于时间戳输入

您好、Lalit、

是的、Si5330应该适用于 这种情况。

      请参阅 DIFF_HSTL_i18文档以了解兼容示例、例如 Xilinx FPGA DS925…

请按如下所示使用 DIFF_HSTL_I 连接标准、并在没有任何外部组件的情况下将其连接到时间戳引脚。

当 TMSTP_LVPECL_EN = 1时、FPGA 具有内部50欧姆电阻器、ADC 每个桥臂也具有50欧姆接地。 如下所示。

希望这对您有所帮助。

此致、

Rob

尊敬的 Rob：

感谢您的回复。

我想知道的一件事是，问题中也有人问我，澄清我对时间戳信号的怀疑。

ADC 如何对数据进行时间戳记？

是低频信号的时间戳还是一次性触发的信号、即、当您希望对数据进行时间戳时、您将触发器应用于时间戳引脚、然后 ADC 将继续发送时间戳数据、直到第二个触发器应用于时间戳输入。

或  

时间戳是一个连续信号、以采样频率等的速度运行、如果您以3.2GSPS 的速率进行采样、那么时间戳也需要是3.2GHz 的连续信号？  

如果时间戳是连续信号且运行@μ s 采样频率、则 Si5330或使用 HSTL 标准的 FPGA 和 ADC 之间的直接连接可能无法在高采样率下工作、例如3.2GHz。

HCSL 模式下的 Si5330支持5-250MHz 的频率范围。 在所有采样频率范围(800-3200MHZ)和所有模拟输入信号范围内、时间戳信号频率能否保持在5-250MHz 范围内？

我们将非常感谢尽早作出反应。

谢谢、

Lalit

尊敬的 Rob：

请更新此信息。

谢谢、

Lalit

Lalit、

很抱歉耽误你的时间。 您的第一条陈述是正确的....

是低频信号的时间戳还是一次性触发的信号、即、当您希望对数据进行时间戳时、您将触发器应用于时间戳引脚、然后 ADC 将继续发送时间戳数据、直到第二个触发器应用于时间戳输入。

希望这会有所帮助。

此致、

Rob