请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J60 主题中讨论的其他器件：LMK04821、 TSW54J60EVM
您好！
我们在 新设计中使用 ADS54J60和 LMK04821。
我们希望使用 LVPECL、根据数据表和 LVPECL 默认值、连接很明显、ADS 数据表也很清晰。
然而、当我们查看评估套件原理图时、例如 TSW54J60EVM 的 SLAC711.zip 和 ADS54JxxEVM 的 SLAR116A.zip、时钟线上会混合使用各种组件、我想问一下。
让我们看看 ADS54JxxEVM 原理图、其中 LMK 生成一个时钟来驱动 ADC、从其引脚 DCLKOUT2开始、
然后、信号通过240R 端接并通过一个100nF 串联电容器传输到 ADC、然后再次通过另一个100nF 串联电容器
以及到达 ADC 时钟引脚之前的最终外部100R 终端。
我的问题是：
1) 1)为什么使用双100nF 串联电容器？ 原理图中不是错误、还是因为额外的 EVK 选项也带来了外部时钟、如果只使用 LMK、我们不会使用它？
2) 2)在时钟线上使用单个10nF 是否更好？ 假设时钟频率为1GHz、我们应该在其中放置10nF、我们是否可以在此处获得评论(即使 ADS 数据表显示了此值)。
3) 3)为什么在 ADC 旁边有一个外部100R 端接、而 ADC 数据表指出100R 已经在芯片封装内部？
(从图148判断。 说明- ADS54J60数据表和引脚功能表)
那么、什么是正确的解决方案？ 要遵循 ADS 器件数据表、还是要遵循 EVK 原理图？
非常感谢您的参与
kr
Vincenzo
