我希望将该器件与突发采样时钟配合使用。 两个问题。
1) 1)前几个样本的时序是否存在任何问题。
2) 2)必须提供额外的时钟、以便在突发结束时清除管道、或自动清除管道。
采样时钟将是20MHz 的突发、范围从几百个时钟到17k 个时钟、速率为几赫兹到几百赫兹。
非常感谢。
Alan
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我希望将该器件与突发采样时钟配合使用。 两个问题。
1) 1)前几个样本的时序是否存在任何问题。
2) 2)必须提供额外的时钟、以便在突发结束时清除管道、或自动清除管道。
采样时钟将是20MHz 的突发、范围从几百个时钟到17k 个时钟、速率为几赫兹到几百赫兹。
非常感谢。
Alan
感谢您查看我们的器件!
如果 ADC CLK 是突发的、我们必须重新运行 LVDS 时序校准和初始化。 器件的内部 PLL 也需要时间来稳定。 因此、我们必须将每个突发周期视为单独的加电/断电序列。
由于您的响应频率为 Hz、因此您有足够的时间来同步运行时钟并重新对齐 LVDS 时序。 您可以参阅数据表的加电时序、其中我们将1ms 作为复位时序。 因此、必须应用1ms 的 ADC 时钟、以确保 ADC 数据有效。 希望1~2ms 的复位时序对您合适。
另一种方法是将 ADC 置于省电模式、但保持 ADC CLK 运行。 这样,LVDS 链路始终处于活动状态,您可以在5~10us 内返回到数据采集。 在同类产品中、局部断电功耗略高。
谢谢!
非常感谢您的回答。 我可以为 PLL 提供必要的运行。
但是、您的回答提出了另一个问题。
1) 1)如果我不提供运行、 输入时钟-采样时间是否会保持稳定。
2) 2)如果我不提供运行、LVDS 位时钟、数据和帧时钟时序是否相对保持稳定。 我可以容忍它们作为一个块移动、但显然不会相对于彼此移动。
3)对于突发时钟、 当它结束时、我必须提供额外的时钟来清空流水线、或者 PLL 将继续运行并自动清空流水线、尽管时序可能稍有不同。
再次感谢。
通常、我们需要100us 的时间才能保持 ADC 时钟稳定以进行数据输出。 因此,在捕获数据之前,必须运行>100us。
100us 也适用于来自 PLL 块的 LVDS 位时钟 FCLK 等。 当 PLL 未达到锁定状态时、数据、FCLK/BCLK 之间的关系被低估。
ADC 的延迟为11到15个周期、因此必须确保 ADC 时钟至少运行这么多周期才能将采样的 ADC 数据清空。 我们的芯片不会自动清空 ADC 输出。
谢谢!