请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC38RF80 主题中讨论的其他器件： DAC38RF89
尊敬的 TI：
我们在设计中使用三个 DAC38RF80、我们计划使用内部 PLL。
DAC 具有两个 VCO、其范围为：
VCO 0：5.24Ghz - 6.72Ghz
VCO 1：7.960Ghz - 9GHz
现在，在数据表的表9中，对于 L-M-F-S-HD = 22210和8x 内插，最大采样率为5GSPS。
但该频率不在 DAC 内部 PLL 的 VCO 范围内。
那么、这是如何得到支持的呢？
我们的第二个查询是：
是表9中给出的 JESD204B 模式、仅支持模式、也可以使用其他设置、例如在 L-M-F-S-HD = 22210时使用10x 内插、表9中未提及这一点。
如果我们使用带有外部时钟的 PLL 旁路模式，那么我们是否可以在表9中未指定的模式(如使用表9中某些模式不支持的10x 内插)中使用 DAC (最大采样率将小于9GSPS)。
谢谢、
Lalit
