[参考译文] CCS/ADS1274：帧同步中的 FSYNC 输入

你好、Joonbum、

是的、在主器件 CLK=27MHz、CLKDIV=1的低速模式下、4个 ADC 中的每一个将以10.547ksps 的速率输出数据。 在 SPI 模式下、DRDY 将以10.547ksps 的速率切换。

如果使用帧同步模式、那么是的、MCU 必须在所需的输出数据速率下提供帧同步脉冲、在本示例中为10.547ksps。

ADS1274以输出数据速率连续转换数据。 在 SPI 模式下、MCU 必须监测 DRDY、当其切换时、在下一个 DRDY 之前从器件中读取数据、否则可能会导致数据损坏。 在帧同步模式下、FSYNC 必须设置为 CLK 周期的整数倍。 对于这个示例、FSYNC 的周期必须为2560*t-CLK 才能实现10.547ksps 的输出数据速率。

在上述两种情况下、如果您希望以10ksps 运行、则应调整 CLK 频率。 对于低速示例、输出数据速率等于 Fclk/2560 (CLKDIV=1)。 为了将输出数据速率设置为10ksps、Fclk=10k * 2560=25.6MHz。

如果您希望以22ksps 的速率转换数据、我建议使用 SPI、因为这更容易在 MCU 上实现。 您可以使用除低速模式以外的任何模式并相应地调整 CLK 频率。

例如：

CLKDIV=1

高分辨率模式

输出数据速率= fCLK/512

fCLK=22ksps*512=11.264MHz。

此致、

Keith Nicholas
精密 ADC 应用