This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DDC232:有关读取配置寄存器的问题

Guru**** 2386460 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/844097/ddc232-issue-regarding-readout-of-configuration-register

器件型号:DDC232

您好!

我使用 的是 DDC232CZXGT 器件型号

级联模式用于20位读取(格式位= 1)。

我正在写入配置寄存器值: 111100000000

根据数据表、读取模式应为  :12位配置数据后跟4位修订 ID 和测试模式(30F066012480F69055h)-此模式将重复两次。

但实际上、我遇到了一些差异:在预期的配置寄存器值之前有4个零出现、在后面的部分中、这4个零被省略、从而保持序列长度相同(每个阶段为640位)。

我将在重复部分中提供大量数据:

预期:

0011 0000 1111 0000 0110 0110 0000 0001 0010 0100 1000 0000 1111 0110 1001 0000 0101 0101 11110000000001 (前18个半字节给出测试模式30F066012480F69055h)

我得到的实际序列:  

0011 0000 1111 0000 0110 0110 0000 0001 0010 0100 1000 0000 1111 0110 1001 0000 0101 0101 0000111100000000000001 (前18个半字节给出了测试模式、之后查看 CONFIG 1111之前的4个零)

这种位重定向来自何处、对操作和数据读取有何影响?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shib、

    欢迎访问 TI E2E 论坛!

    以下是读回(20位格式模式):

    总共640位: <4位0><12位 CFG 寄存器><4位 芯片 ID ><228 位0><72位测试模式(30F066012480F69055h)> <4位0><12位 CFG 寄存器><4位 芯片 ID ><228 位0><72位测试模式(30F066012480F690H>)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的提示和有用输入。

    根据您提供的模式、我将获得4位芯片 ID 0100、它的值是否正确? 在论坛的其他一些主题中、我注意到、被写的应该是0001。

    这取决于什么?

    此致、

    Shib Shankar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shib、

    没错。 对于您提到的器件型号、芯片 ID 为0100b。

    旧版本的芯片 ID 为0001b。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    谢谢你。 这说明了我为上述部件号获取的配置回读

    但我也使用了一个旧器件型号 菊花链中的 DDC232GXGT。 它提供了类似于<12位 CONFIG><4位芯片 ID (0001)><零><72位测试模式>的模式...这重复了两次-初始4位0没有出现。 数据表中也给出了类似的值。 是否有任何新版本的器件数据表可用?

    我在数据检索方面也遇到问题。 我在级联模式下使用7个 DDC、为每个通道发送20个 DCLK (20MHz)脉冲以检索数据(用于采集单端数据的总共20*32*7个时钟)。 读取模式显示了一些随机行为。 从读取图形中、它看起来像是随机进入16位模式、并且由于我希望使用给定的时钟脉冲读取20位、因此图形会发生移位和受干扰。

    此致、

    Shib Shankar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shib、

    是的、对于旧器件型号 DDC232SGXG 芯片、读回(20位格式模式)将为:

    总共640位:<12位 CFG 寄存器><4位 芯片 ID = 0001><232 位0 ><72位测试模式(30F066012480F69055h)><12位 CFG 寄存器><4位 芯片 ID = 0001><232 位0 ><72位测试模式(30F066012480F69055h)>

    我们将使用正确的回读字来更新数据表。

    关于数据检索问题、下面是一些可帮助您调试问题的问题和建议。

    1、积分时间(色调)是多少?

    2. CLK 频率是多少?

    3.如何配置7个 DDC:专用 DIN_CFG 和 CLK_CFG 引脚或7个 DDC 之间的公共引脚?

    4.您是否以菊花链形式连接配置回读?

    5.您是否读回并验证了所有7个 DDC 的配置字?

    6.您是在 CONV 切换前还是在 CONV 切换后执行数据检索?

    7.您是否能够识别您怀疑导致问题的 DDC?

    8.您能否确认在数据检索操作期间 DIN_CFG 和 CLK_CFG 不会切换?

    9.如何验证数据? 您是否在每个 DDC 之间馈送一些已知的直流电流?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    谢谢。 您的澄清说明了 DDC232CGXGT 和 DDC232CZXGT 配置的回读。 我只能在一个链中使用所有新版本的 IC。

    现在问题仅在于数据检索。 您提到的输入如下:

    积分时间为100us (非连续模式)

    2. CLK = 5MHz、DCLK = 20MHz

    常见的 DIN_CFG 和 CLK_CFG 通过多点分布传送到全部7个 DDC。

    配置回读与数据回读的情况一样以菊花链方式连接(我正在发送7*640 DCLK 脉冲)。
    5、所有7个 DDC 的配置回读都已完成、结果正常。

    6.在 CONV 切换后完成数据检索。

    7.这种情况主要发生在 DDC232CZXGT 器件型号的所有 DDC 上 对于较旧的器件、此问题不会出现。 我怀疑这两个器件的读取协议有一些差异。

    8.在数据检索期间、DIN_CFG 和 CLK_CFG 不会切换。 它得到了处理。

    9.对于一些已知的电流源,也可以看到回读。  

    我通过记录 DOUT w.r.t 验证的数据 示波器上的 DCLK。 数量级会随机变化。  您可以共享您的邮件 ID 吗? 此处没有附加图像文件的配置。

    我可以向您展示我为 DDC232CGXGT 和 DDC232CZXGT 获取的回读类型。

    此致、

    Shib Shankar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shib、

    请将您的数据检索图像发送至 ddcxxx-support@list.ti.com 并参考此 e2e 帖子。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    我已发送图像。 请检查。

    此致、

    Shib

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shib、

    我们已收到您的电子邮件并正在处理。

    我们下周初再见。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Praveen。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    您能否获得有关数据读取问题的任何输入?

    我注意到的是、当我在 DCLK = 10MHz 时读取时、其行为正常。

    但是、当我使用 FPGA 的内部 PLL 在 DCLK = 20MHz 时读取时、通过提升时钟频率(我测量的是、它相当稳定、从19.7MHz 到20.3MHz 不等)、行为错误、数据是随机的。

    即使在采集开始时读数初始正确、在几分钟内(有时也在很长时间后)、读数也会进入随机模式。

    较高侧的 DCLK 频率有何关系、它在多大程度上取决于 DCLK 的稳定性和其他品质?

    此致、

    Shib Shankar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否获得有关数据读取问题的任何信息?

    此致、

    Shib Shankar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shib、

    对延迟回复表示歉意。

    我曾与系统专家讨论过、我们在最大 DCLK 上没有遇到任何读取问题。

    您提到、您在菊花链中的所有7个 DDC 器件中都注意到了此问题。 是这样吗?

    您是否还注意到多个电路板上的问题?

    是否可以减少扫描链中的设备数量并检查问题是否发生?

    此外、您是否仅尝试过10MHz 和20MHz 等2个频率? 或者您是否检查过接近20MHz 的频率?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    我刚刚检查了减少的器件数量。 多达2-3个器件、行为正常。

    但是、当我连接4个器件时、它在一段时间内工作正常、但在大约5-10分钟后、它将进入随机状态。

    我已经检查了更换部件、它在不同 IC 部件上的运行方式相同。

    我将在同一封邮件上发送更多快照、请查看您是否能提供一些线索、了解正在发生什么情况。

    此致、

    Shib Shankar