This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J60:ADS54J60端到端延迟计算

Guru**** 2386610 points
Other Parts Discussed in Thread: ADS54J60
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/865223/ads54j60-ads54j60-end-to-end-latency-calculation

器件型号:ADS54J60

我有一个使用 ADS54J60和 Xilinx Kintex UltraScale FPGA 的设计。  需要确定端到端延迟。   

我知道从采样到串行输出的延迟为134个时钟+ 4ns (请参阅 ADS54J60数据表图2)。  如 TIDU171图3所示、该参数也显示为 tLAT-ADC。   

似乎能够计算端到端延迟、需要 知道参数 TTX-LMFC。   

是否有其他人执行了此计算?

请提供任何帮助。

谢谢、Gary

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gary、

    我们将查看您的问题、并很快与您联系。

    此致、

    Dan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Gary、

    查看这些数字是否能帮助您:

    TTX_LMFC  = ADC_CLK 的24个时钟

    TTX_SER    = ADC_CLK 的32个时钟

    TTX_IN   = 102个 ADC_CLK 时钟(其中134是从模拟输入到 JESD 串行器输出的总延迟)

     

    此致、

     

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    感谢您的快速回复!  这些正是所需的数字。

    只需验证...   TTX_IN 与 TIDU171 图3所示的 tLAT-ADC 参数相同。

    此致、Gary

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Gary、

    我认为是这样、但并不是100%确定。 执行该文档的工程师不再与 TI 合作、因此我无法确认。 我提供的答案确实来自 IC 设计人员。

    此致、

    Jim