This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/864069/ads8904b-sck-capacitance
您好！ 我们可以请求 SCK 引脚的预期输入电容吗？
此外、通过向 SCK 输入添加一个串联电阻、它能否减少/防止 SCK 时钟噪声耦合到 ADC 输入？
谢谢！
您好、Elisha、
数字输入电容包含在 IBIS 模型中。 您可以在此处下载：
http://www.ti.com/lit/zip/sbam305
在文本编辑器中打开此文件、您可以找到特定 IO 引脚的电容。
输入电容 C-comp 看起来是0.38pF、封装电容是0.2pF。 由于电路板的原因、您可能还会有一个额外的1pF 电容。
是的、添加串联电阻可以降低 SCLK 噪声。 我们通常在 TI EVM 的所有数字控制线上都包含串联电阻器(50欧姆)、以防万一。 很多时候、不需要这些电阻器、但根据电路板布局和 MCU/FPGA 驱动强度、在某些情况下、这些电阻器非常有用。
此致、 Keith Nicholas 精密 ADC 应用
非常感谢、Keith！ 不过，还有一个问题--这是否意味着 SCK 引脚的总输入电容是全部三者的总和？
输入阻抗更复杂、具有电阻、电感和电容。 但是、为了简化分析、我通常只需添加所有单独的电容值。 使用此总电容值和任何外部串联电阻、可以估算上升/下降时间。
谢谢、
Keith
