您好！
我目前使用8-2-2-4模式并设置了附加配置、希望能够帮助解决两个问题。
1.我的配置设置是否适用于8-2-2-4？ 我使用本地板载振荡器作为参考时钟。
在 FPGA 端、8通道 JESD204B 接口另一端的并行数据总线为每通道256位、32位。 我目前正在尝试弄清楚通道 A 和 B 的16位样本应该是如何显示的。 我目前假设每个通道的每个32位样本都在16位边界上对齐、因此基本上一个样本位于位31-16中、另一个样本位于位15-0中。 此假设是否正确？ 此外、如果我的输入信号较低且低于 FOVR 范围、我尝试打开 FOVR 以强制 LSB 为0、这样有助于更深入地了解数据表示中的任何其他潜在字节交换、但假设为16位边界、 这不起作用、我不知道它是否对齐、或者 FOVR 设置是否不起作用。
提前感谢您的帮助、
Tyler
您好、Jim、
我 将翻转配置文件中的数据格式位、以查看 二进制补码和偏移二进制格式的数据。 我还可以使用板上的电源复位按钮。
我要将其与 Kintex UltraScale Xilinx FPGA 连接。 在 FPGA 侧、建立了8通道链路、SYNC 为高电平。 FPGA 端的状态还报告了适当的链路配置参数、我确实注意到数据在建立链路后开始从所有0转换。
下面您可以看到偏移二进制和二进制补码格式的几个数据块的屏幕截图。 此数据是在 FOVR 关闭的情况下收集的。
下面是 FOVR 打开后二进制补码模式下的数据模式的屏幕截图。
因为第一个屏幕截图中的数据并不完全反映低电平信号的 ADC 输入状态。 我尝试使用 FOVR 作为测试来确认并行数据是否真正反映了 ADC 输入状态。 默认情况下、FOVR 范围足够高、因此我没有尝试更改它、因为我的输入信号是低电平。 我希望样本中的 LSB 为0、但数据不支持该值。
现在、我将重点放在让 FOVR 首先工作、并尝试弄清为什么这不起作用。
感谢您的帮助、
Tyler
重新发布我之前回复的2个屏幕截图。 他们不知怎么说在帖子之后没有出现。
谢谢、
Tyler
Tyler、
没错。 您不是观察 FOVR、而是尝试查看 ILA 数据。 这对于尝试确定是否存在某种类型的八位位组交换问题可能更有帮助。 有关使用 Altera 信号分路器工具从 ADS54J60采集 ILA 数据的示例、请参阅随附的幻灯片。
此致、
Jim
您好、Jim、
昨天、我确定了八位位组的顺序以及8个16位样本从通道到通道的顺序、但我想构建一个具有 所有 重新排序挂钩 的 FPGA、以查看合适的信号 脉冲 并检查 到的转换表示 确保它 不仅仅是猜测。 我还 没有像 你提到 的那样尝试查看 ILA 序列、我会记住这一点。
使用 FOVR 信息强制 LSB 为0、我确实注意到4个八位位组中的2个总是将它们的 LSB 固定为0、它们 是 32位字内的字节1和字节3。 这表明字节0和字节0以及字节2具有 16位数据样本的上部[15：8]信息。 请参阅下面 的屏幕截图、了解20ns 脉宽信号的捕获情况、该信号通过从32位字内重新排序八位位组、以及从通道 到通道的8个采样序列。 数据表中提到的只是故事的一部分。
我使用 FOVR 强制 LSB 为0、以帮助解决八位位组对齐问题。 这是第1步 、 对于第2步、 我需要使用它 来评估确定性延迟、因为它具有更好的检测分辨率。
目前、我正在向电路板注入脉冲、并使用数字方法通过使用数据的高 MSB 位之一在特定阈值上触发来检测信号的上升沿。 在8-2-2-4模式下、我在@125MHz 的周期内具有8ns 的检测分辨率、并且在考虑 到8采样窗口内触发器位置的情况下、检测分辨率最多为+/- 1ns。 我想进一步了解 FOVR 检测功能、看看我是否能够使用这种方法获得更好的检测分辨率。 以下是我的后续问题。
1.现在我想看到 FOVR 位翻转为'1'、所以我需要相应地对 FOVR_THRESHOLD 进行编程以捕捉信号。 您能否告知将以下行添加到我的配置文件中是否正确？
ADS54Jxx_analog
0x0011 0x0F
0x005F FOVR_THRESHOLD_VALUE
2.关于 FOVR 检测、我正在尝试理解检测分辨率、是通过比较转换后的样本在模拟域还是数字域进行检测？ 我想看看使用 FOVR 是否会实际让我获得更高的检测分辨率、比我在 JESD 链路评估数字样本后进行的检测分辨率要好。
谢谢、
Tyler
