[参考译文] DAC38RF82EVM：DAC38RF82EVM + TSW14J56EVM：将输出数据流(9Gsps)锁定到外部时钟源(SMAj4)

您好！

我们的一位工程师将会研究您的问题。

如果您对 LMK04828设置有疑问、请在时钟论坛中解决此问题。  

您好！

再次查看您的问题后、我相信您可以参阅以下应用手册以了解详情：

这是一个系统级规划、因此很难看到您的确切位置。

[引用 user="Antonio Guardiani"]我的想法是使用嵌套0延迟双环路在 clkin1 (脉冲激光的80.082 MHz 源)和 DAC 转换的8.84736Gsps 的数字数据之间实现固定相位关系。

计时团队需要详细解决上述问题、这也是拼图的另一部分。 零延迟环路根据 第一个环路的80.082MHz 相位频率检测器同步时钟。 80.082MHz 还需要具有与 DAC 时钟生成相关的某种乘法因子。 问题是 LMK04828无法生成8847.36MHz 的高速时钟。

您可以将具有80.082MHz 频率的 DAC 片上 PLL 配置为 PFD、作为与8847.36MHz 类似的 DACCLK 的起点(由于80.082MHz 的乘法比不可整数除法、因此不精确)。 您将需要检查80.082MHz DACCLK 的整数倍数中的任何一个是否适合您的应用、并生成适合您系统的 DACCLK。 基本上、除了 LMK 的零延迟环路之外、DACCLK PLL 级中还有另一个环路、可根据80.082MHz 生成高速 DACCLK。

我们无法为您配置 LMK04828设置。 您必须在系统级别对此进行规划、并要求时钟团队提供帮助或相应地使用时钟配置工具。