请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J69 Thread 中讨论的其他器件：DXP、
我不熟悉 ADC 设计和 JESD204B 接口、并使用"Xilinx Ultrascale+ FPGA"从 GTH 组端连接 ADC。 以下是我不清楚的几点，并要求澄清。
1、根据 ADS54J69数据表、"第11页"中的"JESD204B 接口：DXP、DxM"、典型值为"VOD=700mVpp 且 VoC=450mV"。 根据 Xilinx "页码"上的"DS 925" 79"、表示"GTH 收发器直流规格"、 "DVpin =150 - 1250mV & Vcmin=2/3 Vmgtavt"即800mV (Vmgtavt"=1.2V)。 如果将"DXP & DxM"引脚连接到 Xilinx "GTH 收发器 Rx 输入"引脚、此接口是否正常工作？
根据 ADS54J69数据表、"在第13页、图2"似乎每个时钟一个采样。 从这个角度来看、为了获得500MSPS 采样、时钟应该是500MHz。 但在"7.8时序特性"中、提到了"器件时钟频率= 1GSPS、输出采样率= 500MSPS"。 请更正我遗漏的位置。
根据 ADS54J69数据表、"第13页、图2"对于每个采样数据位、"DA0p 和 DA0m"的数据位为 D11至 D20、"DA1p 和 DA1m"的数据位为 D1至 D10。 因此、每个样本总共20位。 但 ADC 适用于16位分辨率。 请澄清。
4.可以将 SYSREF、CLKIN 和 DXP/DxM 连接到 Xilinx FPGA 的同一 GTH 组、或者应注意任何事项。 (注意：控制接口连接到 Xilinx FPGA 的 HD 组)。
谢谢
