This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ3200:时间戳信号的工作

Guru**** 2387830 points
Other Parts Discussed in Thread: ADC12DJ3200
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/855108/adc12dj3200-working-of-time-stamp-signal

器件型号:ADC12DJ3200

客户希望了解 ADC12DJ3200时间戳信号的工作情况。

我想知道时间戳信号的工作频率。

时间戳信号的频率是否随采样频率而变化。

或  

它只是逻辑、即、对于所有采样频率范围、只需将时间戳设为高电平(1)或低电平(0)。

我计划在  HCSL 模式下使用 Si5330缓冲器连接 FPGA 和 ADC12DJ3200、以满足时间戳信号引脚的共模电压和摆幅要求。

主要是 Si5330 仅支持5-250MHz 的频率范围。

因此、如果我将 Si5330用于 ADC12DJ3200的时间戳引脚、那么我只需要在5-250MHz 的频率范围内操作时间戳信号。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    马扬克

    我们将对此进行研究。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mayank、

    很抱歉耽误你的时间。

    时间戳信号的频率由用户决定。

    例如、如果您计划以3200MSPS 采样、则周期 = 0.3125nSec。

    如果时间戳信号为250MHz、则周期 = 4nSec

    这意味着后沿 LSB 将在12.8个周期内保持"高电平"、或(4n/0.3125n)以指示采样的模拟 输入信号。

     如果您选择、则可以增加时间信号的频率、以便最大限度地减少高电平指示的周期数。

    希望这对您有所帮助。

    此致、

    Rob